JPH08264530A - Semiconductor device manufacturing method and semiconductor device manufacturing apparatus - Google Patents

Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Info

Publication number
JPH08264530A
JPH08264530A JP6127895A JP6127895A JPH08264530A JP H08264530 A JPH08264530 A JP H08264530A JP 6127895 A JP6127895 A JP 6127895A JP 6127895 A JP6127895 A JP 6127895A JP H08264530 A JPH08264530 A JP H08264530A
Authority
JP
Japan
Prior art keywords
film
tungsten film
tungsten
chamber
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6127895A
Other languages
Japanese (ja)
Inventor
Haruhito Nishibe
晴仁 西部
Koki Iio
弘毅 飯尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6127895A priority Critical patent/JPH08264530A/en
Publication of JPH08264530A publication Critical patent/JPH08264530A/en
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】絶縁層上に密着層を介してタングステン膜を形
成し、その後タングステン膜及び密着層をエッチングす
る半導体装置の製造方法及びドライエッチング装置に関
し、スループットを低下させずに密着層及び主導電膜を
形成すること、プロセスの安定性や再現性を確保するこ
と、装置の設置面積を可能な限り縮小すること、装置の
処理能力を低下させることなく低温エッチング後の基板
表面での結露を防ぐこと、反応生成物を残すことなくレ
ジスト膜の除去を行う。 【構成】タングステンを含むガスを主としてジボランに
より還元し、絶縁層11上に第1のタングステン膜14
を形成する工程と、タングステンを含むガスを水素又は
シランにより還元し、第1のタングステン膜14上に第
2のタングステン膜15を形成する工程とを有する。
(57) [Abstract] [Purpose] A method for manufacturing a semiconductor device and a dry etching apparatus in which a tungsten film is formed on an insulating layer via an adhesion layer, and then the tungsten film and the adhesion layer are etched, without reducing throughput. Forming the adhesion layer and the main conductive film, ensuring the stability and reproducibility of the process, reducing the installation area of the device as much as possible, the substrate surface after low temperature etching without reducing the processing capacity of the device In order to prevent dew condensation, the resist film is removed without leaving reaction products. A gas containing tungsten is reduced mainly by diborane to form a first tungsten film 14 on the insulating layer 11.
And a step of forming a second tungsten film 15 on the first tungsten film 14 by reducing a gas containing tungsten with hydrogen or silane.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
及び半導体装置の製造装置に関し、より詳しくは、絶縁
層上に密着層を介してタングステン膜を形成し、その後
タングステン膜及び密着層をエッチングする半導体装置
の製造方法及びドライエッチング装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device and a device for manufacturing a semiconductor device, and more specifically, a tungsten film is formed on an insulating layer via an adhesion layer, and then the tungsten film and the adhesion layer are formed. The present invention relates to a method for manufacturing a semiconductor device to be etched and a dry etching device.

【0002】近年、半導体装置の微細化、高集積化が進
むにつれて、コンタクトホールやビアホールのアスペク
ト比は更に高くなる傾向にある。このため、ブランケッ
トタングステンを用いてコンタクトホール等を埋め、上
部配線層のカバレージを改善して、上下配線層との間で
良好なコンタクトを得る技術が必要となる。また、半導
体装置の微細化、高集積化が進むにつれて、メタル配線
層の信頼度の維持・向上が難しくなってきている。特に
サブミクロンレベルのメタル配線層として、アルミニウ
ム或いはアルミニウム合金単層を用いる場合、ストレス
マイグレーションやエレクトロマイグレーションの点か
ら、高い信頼度を要求される製品への適用が難しくなっ
てきている。この対策として、アルミニウム膜と他の金
属膜との積層配線構造、例えばAl膜/TiN膜等の多
層の配線層が使用されている。しかし、より高い信頼性
を得るために、新しい配線材料としてタングステンが使
用されはじめている。
In recent years, as semiconductor devices have become finer and more highly integrated, the aspect ratio of contact holes and via holes has tended to become even higher. Therefore, there is a need for a technique for filling contact holes and the like with blanket tungsten to improve the coverage of the upper wiring layer and to obtain good contact with the upper and lower wiring layers. Further, with the progress of miniaturization and high integration of semiconductor devices, it is becoming difficult to maintain and improve the reliability of the metal wiring layer. In particular, when an aluminum or aluminum alloy single layer is used as a submicron level metal wiring layer, it is becoming difficult to apply it to products requiring high reliability in terms of stress migration and electromigration. As a countermeasure against this, a laminated wiring structure of an aluminum film and another metal film, for example, a multilayer wiring layer such as an Al film / TiN film is used. However, in order to obtain higher reliability, tungsten is being used as a new wiring material.

【0003】タングステン膜を用いた場合、下地絶縁層
とタングステン膜の間の密着性を向上させるため、密着
層と呼ばれる窒化チタン膜等の導電膜を介在させること
が多い。現在、量産に適したこれらの膜のエッチング方
法は確立されておらず、様々な検討がなされている。ま
た、このエッチング方法に用いられるエッチング装置の
開発も進んでいる。
When a tungsten film is used, a conductive film such as a titanium nitride film called an adhesion layer is often interposed in order to improve the adhesion between the underlying insulating layer and the tungsten film. At present, a method for etching these films suitable for mass production has not been established, and various studies have been made. Further, the development of an etching apparatus used in this etching method is also in progress.

【0004】[0004]

【従来の技術】一般に、ブランケットタングステン2は
酸化膜1との密着性が悪く、図9(a)に示すような剥
がれなどが生じることがある。このため、図9(b)に
示すように、タングステン膜2と酸化膜1の間に密着層
3を介在させて密着性を高め、タングステン膜2の剥が
れを防止している。
2. Description of the Related Art Generally, the blanket tungsten 2 has poor adhesion to the oxide film 1 and may be peeled off as shown in FIG. 9 (a). Therefore, as shown in FIG. 9B, the adhesion layer 3 is interposed between the tungsten film 2 and the oxide film 1 to enhance the adhesion and prevent the tungsten film 2 from peeling off.

【0005】密着層3としてTiN膜が用いられること
が多く、スパッタ法により形成されるが、層間絶縁膜や
タングステン膜を形成するためのCVD法と異なるた
め、2つの成膜工程の間に装置への出し入れが伴い、ス
ループットの低下を招く。また、近年CVD法によるT
iN膜の形成技術も確立されてきつつあるが、ブランケ
ットタングステンの堆積方法とは反応ガス等プロセス条
件が大きく異なるため、同一チャンバ内での連続成膜は
困難であり、やはりスループットの向上を図るためには
適していない。
A TiN film is often used as the adhesion layer 3 and is formed by a sputtering method, but since it is different from the CVD method for forming an interlayer insulating film or a tungsten film, an apparatus is used between two film forming steps. As it goes in and out, the throughput is lowered. Moreover, in recent years, T
Although the technique for forming the iN film is being established, continuous deposition in the same chamber is difficult because the process conditions such as the reaction gas are significantly different from the blanket tungsten deposition method. Not suitable for.

【0006】ところで、図10(a)に示すように、ジ
ボラン(B2 6 )の還元により形成されたタングステ
ン膜2aは密着層を必要とせず、シリコン酸化膜1a等
絶縁膜の上に直接形成することができるため、スループ
ットの向上を図ろうとする場合に適している。また、ブ
ランケットタングステンと同じCVD法であるため、プ
ロセス開発等が容易に行えるという特徴を持つ。従っ
て、図10(a),(b)に示すように、絶縁膜1a上
にジボランを用いて成膜されたタングステン膜2aを配
線層として用いることも試されている。なお、図10
(b)は半導体基板5上の絶縁膜1bに形成されたコン
タクトホール6を通して底部の半導体基板5と接続する
配線層2bを示す。
By the way, as shown in FIG. 10A, the tungsten film 2a formed by the reduction of diborane (B 2 H 6 ) does not require an adhesion layer and is directly formed on the insulating film such as the silicon oxide film 1a. Since it can be formed, it is suitable for improving throughput. Further, since it is the same CVD method as blanket tungsten, it has a feature that process development can be easily performed. Therefore, as shown in FIGS. 10A and 10B, it has been tried to use the tungsten film 2a formed by using diborane on the insulating film 1a as a wiring layer. Note that FIG.
(B) shows the wiring layer 2b connected to the semiconductor substrate 5 at the bottom through the contact hole 6 formed in the insulating film 1b on the semiconductor substrate 5.

【0007】また、成膜されたチタンを含む合金膜及び
タングステン膜から配線層を形成するため、これらをエ
ッチングする工程が必要となる。タングステン膜のエッ
チングには、フッ素を含むガスが多く用いられ、そのエ
ッチング時の基板温度が、加工形状の制御の上で重要な
パラメータとなることが知られている。公知例によれ
ば、例えば、基板温度は−20℃以下の低温(実用上、
−35〜−50℃が好ましい。)であることが必要とさ
れる。一方、この条件下では、チタンを含む合金のエッ
チングが進みにくく、更に、下地絶縁膜(シリコン酸化
膜)とタングステン膜とのエッチングの選択比を大きく
することが難しいので、タングステン膜とチタンを含む
合金膜とを同じチャンバ内でエッチングする場合に、非
常にマージンの狭い条件となっている。
Further, since the wiring layer is formed from the formed alloy film containing titanium and tungsten film, a step of etching these is required. A gas containing fluorine is often used for etching the tungsten film, and it is known that the substrate temperature at the time of etching is an important parameter for controlling the processed shape. According to known examples, for example, the substrate temperature is a low temperature of −20 ° C. or lower (practically,
-35 to -50 ° C is preferable. ) Is required. On the other hand, under these conditions, the etching of the alloy containing titanium is difficult to proceed, and it is difficult to increase the etching selection ratio between the base insulating film (silicon oxide film) and the tungsten film. When the alloy film and the alloy film are etched in the same chamber, the condition has a very narrow margin.

【0008】この問題を避けるため、異なるプロセス条
件でそれぞれの膜をエッチングすることが必要となる。
従って、従来、タングステン膜とチタンを含む合金膜を
別々の装置でエッチングするという方法が採られてき
た。
In order to avoid this problem, it is necessary to etch each film under different process conditions.
Therefore, conventionally, a method has been adopted in which the tungsten film and the alloy film containing titanium are etched by different devices.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、ジボラ
ンを用いてタングステン膜を成膜する場合、抵抗を減ら
すため厚膜化すると、図10(a)に示すように、その
タングステン膜2aの表面に凹凸4が生じる(表面モホ
ロジが悪化する)こと、図10(b)に示すように、下
地の半導体基板5への侵入が顕著になり、半導体基板5
に浅いPN接合が形成されている場合にその侵入層7が
PN接合を貫いて電気的ショートの原因となることなど
の問題がある。
However, when a tungsten film is formed by using diborane, if the film is thickened to reduce the resistance, as shown in FIG. 10A, the surface of the tungsten film 2a becomes uneven. 4 (deterioration of surface morphology), as shown in FIG. 10B, the invasion into the underlying semiconductor substrate 5 becomes remarkable, and the semiconductor substrate 5
When a shallow PN junction is formed, the penetration layer 7 penetrates the PN junction and causes an electrical short circuit.

【0010】また、タングステン膜とTiN膜をエッチ
ングする場合、前記したように、プロセスマージンが狭
いため、製品量産時の安定性、再現性を確保する点で、
同一チャンバ内でのエッチングは困難であり、スループ
ットの向上を図れないという問題がある。プロセスマー
ジンを広げるために、2台の装置で別々にエッチングす
るようにした場合、装置コストの増加や、設置面積の増
大を招くという問題がある。
Further, when the tungsten film and the TiN film are etched, the process margin is narrow, as described above, so that stability and reproducibility during mass production of the product are ensured.
Etching in the same chamber is difficult and there is a problem that throughput cannot be improved. If the two devices are separately etched to increase the process margin, there is a problem in that the device cost and the installation area increase.

【0011】更に、上記以外にも、解決しなければなら
ない以下のような問題がある。 低温エッチングの場合には、エッチング後のウエハを
そのまま大気中に出すと、ウエハが冷えているためウエ
ハ表面で大気中の水分が結露し、ウエハ上に残留してい
る反応生成物と反応して異物が生じたり、反応生成物の
溶融液が生成されて配線層に作用し、形成した配線層に
欠陥が生じたりするという問題がある。これを避けるた
め、水分を蒸発させるためのヒータ等が必要になるが、
これは設備コストの増大ばかりでなく、加熱時間を必要
とするため、ウエハの処理能力の低下を来す。
In addition to the above, there are the following problems that must be solved. In the case of low temperature etching, if the wafer after etching is exposed to the atmosphere as it is, the water in the atmosphere is condensed on the surface of the wafer because it is cold, and it reacts with the reaction products remaining on the wafer. There is a problem that foreign matter is generated or a melted reaction product is generated and acts on the wiring layer to cause a defect in the formed wiring layer. To avoid this, a heater etc. is required to evaporate the water,
This not only increases the equipment cost but also requires heating time, resulting in a decrease in wafer processing capacity.

【0012】レジスト膜をマスクとして低温でエッチ
ングする場合、エッチング後のレジスト膜の側壁に除去
しにくい反応生成物が付着しており、酸素プラズマを用
いたアッシングでは除去しきれない場合が多い。この残
留物があると、その上に絶縁膜を堆積したとき異常成長
等が生じ、良品収率の低下を招く。また、この反応生成
物を除去するための処理を加えることは、設備コストの
増大や、ウエハの処理能力の低下を来す。
When etching is performed at a low temperature using the resist film as a mask, reaction products that are difficult to remove adhere to the sidewalls of the resist film after etching, and it is often impossible to remove them by ashing using oxygen plasma. If there is such a residue, abnormal growth or the like will occur when an insulating film is deposited on it, leading to a decrease in the yield of non-defective products. Further, adding a process for removing this reaction product causes an increase in equipment cost and a decrease in wafer processing capacity.

【0013】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、スループットを低下させずに密
着層及び主導電膜からなる配線層を形成すること、プロ
セスの安定性や再現性を確保すること、装置の設置面積
を可能な限り縮小すること、装置の処理能力を低下させ
ることなく低温エッチング後の基板表面での結露を防ぐ
こと、反応生成物を残すことなくレジスト膜の除去を行
うことができる半導体装置の製造方法及び半導体装置の
製造装置を提供することを目的とする。
The present invention was created in view of the problems of the above-mentioned conventional example, and it is possible to form a wiring layer composed of an adhesion layer and a main conductive film without lowering throughput, and to improve process stability and process stability. Ensuring reproducibility, reducing the installation area of the device as much as possible, preventing dew condensation on the substrate surface after low temperature etching without lowering the processing capacity of the device, resist film without leaving reaction products It is an object of the present invention to provide a method for manufacturing a semiconductor device and a device for manufacturing a semiconductor device capable of removing the above.

【0014】[0014]

【課題を解決するための手段】上記課題は、第1に、タ
ングステンを含むガスを主としてジボランにより還元
し、絶縁層上に第1のタングステン膜を形成する工程
と、タングステンを含むガスを水素又はシランにより還
元し、前記第1のタングステン膜上に第2のタングステ
ン膜を形成する工程とを有することを特徴とする半導体
装置の製造方法によって達成され、第2に、半導体基板
上に絶縁層を形成した後、前記絶縁層に開口を形成する
工程と、タングステンを含むガスを主としてジボランに
より還元し、前記開口を被覆して前記絶縁層上に第1の
タングステン膜を形成する工程と、タングステンを含む
ガスを水素又はシランにより還元し、前記第1のタング
ステン膜上に第2のタングステン膜を形成する工程とを
有することを特徴とする半導体装置の製造方法によって
達成され、第3に、前記第1のタングステン膜は、前記
絶縁層と前記第2のタングステン膜との間の密着を強化
する密着層であり、前記第2のタングステン膜は主導電
層であることを特徴とする第1又は第2の発明に記載の
半導体装置の製造方法によって達成され、第4に、前記
第1のタングステン膜及び前記第2のタングステン膜は
ブランケットタングステンであることを特徴とする第1
乃至第3の発明のいずれかに記載の半導体装置の製造方
法によって達成され、第5に、前記第2のタングステン
膜の形成後、前記第1のタングステン膜及び第2のタン
グステン膜をエッチングして前記開口に埋め込むことを
特徴とする第4の発明に記載の半導体装置の製造方法に
よって達成され、第6に、前記第2のタングステン膜の
形成後、前記第1のタングステン膜及び第2のタングス
テン膜を選択的にエッチングして配線層を形成すること
を特徴とする第4の発明に記載の半導体装置の製造方法
によって達成され、第7に、基板上に窒化チタン膜とタ
ングステン膜とを順に形成する工程と、減圧雰囲気中
で、前記基板を−20℃以下の温度に保持してフッ素を
含むガスにより前記タングステン膜をエッチングする工
程と、前記タングステン膜のエッチング後に大気に曝さ
ないで前記基板を前記窒化チタン膜のエッチング場所に
移す工程と、減圧雰囲気中で、前記基板を15℃以上の
温度に保持して塩素又は塩素を含むガスにより前記窒化
チタン膜をエッチングする工程とを有することを特徴と
する半導体装置の製造方法によって達成され、第8に、
前記フッ素を含むガスは三フッ化窒素であることを特徴
とする第7の発明に記載の半導体装置の製造方法によっ
て達成され、第9に、レジスト膜をマスクとして前記タ
ングステン膜と前記窒化チタン膜をエッチングした後、
活性化したフッ素を含むガスと酸素を含むガスの混合ガ
スに前記レジスト膜を曝して除去することを特徴とする
第7又は第8の発明に記載の半導体装置の製造方法によ
って達成され、第10に、基板の冷却手段を備え、活性
化された第1のガスにより減圧状態で前記基板上の第1
の被エッチング体をエッチングする第1のチャンバと、
前記基板の加熱手段及び冷却手段を備え、活性化された
第2のガスにより減圧状態で前記基板上の第2の被エッ
チング体をエッチングする第2のチャンバと、前記第1
のチャンバ及び前記第2のチャンバとつながり、減圧状
態を保持してこれらの間で前記基板を移動可能な搬送路
とを有することを特徴とする半導体装置の製造装置によ
って達成される。
To solve the above problems, firstly, a step of reducing a gas containing tungsten mainly by diborane to form a first tungsten film on an insulating layer, and a gas containing tungsten containing hydrogen or hydrogen are used. And a step of forming a second tungsten film on the first tungsten film by reducing with silane, and secondly, an insulating layer is formed on the semiconductor substrate. After the formation, a step of forming an opening in the insulating layer, a step of reducing a gas containing tungsten mainly with diborane to cover the opening to form a first tungsten film on the insulating layer, and a step of forming tungsten Reducing the containing gas with hydrogen or silane to form a second tungsten film on the first tungsten film. Thirdly, the first tungsten film is an adhesion layer that strengthens the adhesion between the insulating layer and the second tungsten film, and the second tungsten film is achieved. Is a main conductive layer, and is achieved by the method for manufacturing a semiconductor device according to the first or second invention. Fourth, the first tungsten film and the second tungsten film are blanket tungsten. First characterized in that
A fifth aspect of the present invention is achieved by the method for manufacturing a semiconductor device according to any one of the third to fifth aspects, and fifthly, after forming the second tungsten film, etching the first tungsten film and the second tungsten film. It is achieved by the method for manufacturing a semiconductor device according to the fourth aspect of the present invention, which is characterized in that the first tungsten film and the second tungsten film are formed after the formation of the second tungsten film. This is achieved by the method for manufacturing a semiconductor device according to the fourth invention, characterized in that the film is selectively etched to form a wiring layer. Seventh, a titanium nitride film and a tungsten film are sequentially formed on a substrate. A step of forming, a step of holding the substrate at a temperature of −20 ° C. or lower in a reduced pressure atmosphere to etch the tungsten film with a gas containing fluorine, and the tungsten. After the etching of the silicon film, the substrate is moved to the etching place of the titanium nitride film without being exposed to the atmosphere, and the substrate is kept at a temperature of 15 ° C. or higher in a reduced pressure atmosphere by chlorine or a gas containing chlorine. And a step of etching the titanium nitride film.
The gas containing fluorine is nitrogen trifluoride, which is achieved by the method for manufacturing a semiconductor device according to the seventh invention. Ninthly, the tungsten film and the titanium nitride film are used with a resist film as a mask. After etching
A method of manufacturing a semiconductor device according to a seventh or eighth aspect of the present invention, wherein the resist film is removed by exposing the resist film to a mixed gas of an activated gas containing fluorine and a gas containing oxygen. And a means for cooling the substrate, the first gas on the substrate being depressurized by the activated first gas.
A first chamber for etching the object to be etched,
A second chamber for heating the substrate, cooling the substrate, and etching the second object to be etched on the substrate in a reduced pressure by the activated second gas;
And the second chamber, and a transfer path that holds the depressurized state and can move the substrate between the chamber and the second chamber.

【0015】[0015]

【作用】本発明に係る成膜方法においては、タングステ
ンを含むガスを主としてジボランにより還元して第1の
タングステン膜を形成し、その上にタングステンを含む
ガスを水素又はシランにより還元して第2のタングステ
ン膜を形成している。従って、反応ガスを切り換えるだ
けで、第1及び第2のタングステン膜を連続して形成す
ることができる。これにより、ともにCVD法により、
同じチャンバ内で成膜することが可能であり、スループ
ットの向上を図ることができる。
In the film forming method according to the present invention, the gas containing tungsten is reduced mainly by diborane to form the first tungsten film, and the gas containing tungsten is reduced by hydrogen or silane to form the second tungsten film. Of tungsten film is formed. Therefore, the first and second tungsten films can be continuously formed only by switching the reaction gas. By this, both by the CVD method,
Film formation can be performed in the same chamber, and throughput can be improved.

【0016】また、ジボランの還元により形成された第
1のタングステン膜を密着層とし、水素又はシランの還
元によりその上に形成された第2のタングステン膜を主
導電層とする配線層では、絶縁層との密着性を改善し、
かつ表面モホロジを悪化させることなく厚膜化すること
が可能である。更に、半導体基板上の絶縁層に形成され
た開口に上記2層のタングステン膜を埋め込む場合、密
着層としての第1のタングステン膜の上に主導電層とし
ての第2のタングステン膜が形成されるため、ジボラン
の還元により形成され、開口の底部の半導体基板と接す
る第1のタングステン膜を薄くしてもよいので、半導体
基板へのタングステンの侵入を抑制することが可能であ
る。
In the wiring layer having the first tungsten film formed by the reduction of diborane as the adhesion layer and the second tungsten film formed thereon by the reduction of hydrogen or silane as the main conductive layer, the insulating layer is formed. Improves adhesion with layers,
In addition, it is possible to increase the film thickness without deteriorating the surface morphology. Furthermore, when the above-mentioned two-layer tungsten film is embedded in the opening formed in the insulating layer on the semiconductor substrate, the second tungsten film as the main conductive layer is formed on the first tungsten film as the adhesion layer. Therefore, the first tungsten film formed by the reduction of diborane and in contact with the semiconductor substrate at the bottom of the opening may be thinned, so that the entry of tungsten into the semiconductor substrate can be suppressed.

【0017】また、本発明に係るエッチング方法によれ
ば、−20℃以下の低温で、タングステン膜をエッチン
グし、15℃以上の温度でTiN膜をエッチングしてい
る。従って、タングステン膜のエッチング時にはTiN
膜との選択比の確保ができ、TiN膜のエッチング時に
はTiN膜のエッチングレート、及び下地絶縁層との選
択比が十分に確保できる。これにより、プロセスの安定
性、再現性が確保できる。
Further, according to the etching method of the present invention, the tungsten film is etched at a low temperature of −20 ° C. or lower, and the TiN film is etched at a temperature of 15 ° C. or higher. Therefore, when etching the tungsten film, TiN
The selectivity with respect to the film can be ensured, and the etching rate of the TiN film and the selectivity with the underlying insulating layer can be sufficiently ensured when the TiN film is etched. This ensures process stability and reproducibility.

【0018】更に、本発明に係るレジスト膜の除去方法
においては、酸素ガスとフッ素を含むガスを用いたドラ
イアッシングによりエッチング用マスクとして用いたレ
ジスト膜を除去している。ところで、エッチングにより
生成された反応生成物中にはタングステンやTiNが含
まれているため、酸素ガスのみを用いたドライアッシン
グではこれらを除去することは非常に困難であるが、フ
ッ素を含むガスを加えることにより、それらを効果的に
除去することができる。
Further, in the method of removing a resist film according to the present invention, the resist film used as the etching mask is removed by dry ashing using a gas containing oxygen gas and fluorine. By the way, since the reaction product generated by etching contains tungsten and TiN, it is very difficult to remove them by dry ashing using only oxygen gas. By adding them, they can be effectively removed.

【0019】また、本発明に係るエッチング装置によれ
ば、それぞれ異なる膜をエッチング可能な第1及び第2
のチャンバを減圧可能な搬送路で連結することにより、
第1のチャンバから第2のチャンバに基板を大気に曝す
ことなく移動させることができる。このため、第2のチ
ャンバに移された基板の表面には大気中の水分による結
露が生じない。
According to the etching apparatus of the present invention, the first and second films capable of etching different films respectively.
By connecting the chambers of with a transport path that can reduce pressure,
The substrate can be moved from the first chamber to the second chamber without exposure to the atmosphere. For this reason, dew condensation due to moisture in the atmosphere does not occur on the surface of the substrate transferred to the second chamber.

【0020】更に、低温でのエッチングが可能な第1の
チャンバからそれよりも高い温度でのエッチングが可能
な第2のチャンバに移された基板の温度は上昇するた
め、基板の加熱のための特別な設備や処理が不要にな
り、設備コストの削減と、スループットの向上を図るこ
とができる。更に、2つのチャンバが連結されたエッチ
ング装置を用いることで、2台の別々のエッチング装置
を使用する場合に比べて装置コストの上昇を抑えること
ができ、かつ装置の設置面積の縮小を図ることができ
る。
Further, since the temperature of the substrate transferred from the first chamber capable of etching at a low temperature to the second chamber capable of etching at a higher temperature is increased, the temperature of the substrate for heating the substrate is increased. Since no special equipment or processing is required, equipment cost can be reduced and throughput can be improved. Further, by using the etching apparatus in which the two chambers are connected, it is possible to suppress an increase in the apparatus cost and to reduce the installation area of the apparatus as compared with the case where two separate etching apparatuses are used. You can

【0021】[0021]

【実施例】【Example】

(1)本発明の第1の実施例に係る密着層及び主導電層
の成膜方法の説明 図3は、本発明の第1の実施例に係る密着層及び主導電
層の成膜方法に用いられるCVD装置の側面図である。
図3に示すように、チャンバ91内にウエハ97を保持
する、ヒータ93が内蔵された基板保持具92が設置さ
れている。また、六フッ化タングステン(WF 6 )ガス
がチャンバ91内に導入される第1のガス導入口94
と、ジボラン(B 2 6 )と水素(H2 )又はシラン
(SiH4 )の混合ガスがチャンバ91内に導入される
第2のガス導入口95と、不要な反応ガスを排出し、或
いはチャンバ91内を減圧するために排気ポンプが接続
される排気口96とが形成されている。なお、ヒータは
チャンバの外部に設けられてもよい。
 (1) Adhesion layer and main conductive layer according to Example 1 of the present invention
Description of Film Forming Method of Adhesive Layer and Main Conductor according to First Embodiment of the Present Invention
It is a side view of the CVD apparatus used for the method of forming a layer.
Hold wafer 97 in chamber 91, as shown in FIG.
The substrate holder 92 having the heater 93 built therein is installed.
Have been. In addition, tungsten hexafluoride (WF 6)gas
The first gas inlet 94 through which the gas is introduced into the chamber 91
And diborane (B 2H6) And hydrogen (H2) Or silane
(SiHFour) Mixed gas is introduced into the chamber 91.
The second gas inlet 95 and the unnecessary reaction gas are discharged, or
Or an exhaust pump is connected to reduce the pressure inside the chamber 91.
The exhaust port 96 is formed. The heater is
It may be provided outside the chamber.

【0022】図1(a)〜(e)は、図3のCVD装置
を用いた、本発明の第1の実施例に係るコンタクトホー
ルの埋込み層(プラグ)の形成方法について示す断面図
である。WF6 ガスを主としてジボランにより還元して
形成されたタングステン膜を密着層14とし、WF6
スを水素により還元して形成されたタングステン膜を主
導電層15とする。いずれのタングステン膜も成長の選
択性を有しないブランケットタングステンとして形成さ
れる。
FIGS. 1A to 1E are sectional views showing a method of forming a buried layer (plug) of a contact hole according to the first embodiment of the present invention using the CVD apparatus of FIG. . A tungsten film formed by reducing WF 6 gas mainly with diborane serves as an adhesion layer 14, and a tungsten film formed by reducing WF 6 gas with hydrogen serves as a main conductive layer 15. Both tungsten films are formed as blanket tungsten having no growth selectivity.

【0023】まず、図1(a)に示すように、シリコン
基板(半導体基板)11上にシリコン酸化膜からなる絶
縁層12を形成した後、絶縁層12にコンタクトホール
13を形成する。このとき、コンタクトホール13の底
部にシリコン基板11が露出している。次いで、図1
(b)に示すように、流量100cc/分のWF6 ガス
と、流量100cc/分のB2 6 ガスと、流量1000c
c/分のH2 ガスの混合ガスをチャンバ91内に供給し
て、ガス圧力100Torr、基板温度450℃の条件
で、CVD法により、絶縁層12上に膜厚100〜1000
Åの第1のタングステン膜(W膜)14を形成する。こ
の場合、WF6 ガスは主としてB2 6 ガスにより還元
されて、第1のタングステン膜からなる密着層14が形
成される。
First, as shown in FIG. 1A, an insulating layer 12 made of a silicon oxide film is formed on a silicon substrate (semiconductor substrate) 11, and then a contact hole 13 is formed in the insulating layer 12. At this time, the silicon substrate 11 is exposed at the bottom of the contact hole 13. Then, FIG.
As shown in (b), a WF 6 gas with a flow rate of 100 cc / min, a B 2 H 6 gas with a flow rate of 100 cc / min, and a flow rate of 1000 c
A mixed gas of H 2 gas of c / min is supplied into the chamber 91, and a film thickness of 100 to 1000 is formed on the insulating layer 12 by the CVD method under the conditions of a gas pressure of 100 Torr and a substrate temperature of 450 ° C.
A Å first tungsten film (W film) 14 is formed. In this case, the WF 6 gas is reduced mainly by the B 2 H 6 gas to form the adhesion layer 14 made of the first tungsten film.

【0024】続いて、図1(c)に示すように、B2
6 ガスの供給を停止し、流量100cc/分のWF6
スと、流量1000cc/分のH2 ガスの混合ガスをチャン
バ91内に供給して、ガス圧力100Torr、基板温
度450℃の条件で、CVD法により、密着層14上に
膜厚100〜1000Åの第2のタングステン膜からなる主
導電層15を形成する。この場合、WF6 ガスはH2
スにより還元されて、第2のタングステン膜が形成され
る。これにより、コンタクトホール13内に第1及び第
2のタングステン膜14,15が埋め込まれ、更に絶縁
層12上にそれが積層される。このとき、シリコン基板
11の表面はほぼ平坦となる。
Then, as shown in FIG. 1C, B 2 H
The supply of 6 gas is stopped, a mixed gas of WF 6 gas having a flow rate of 100 cc / min and H 2 gas having a flow rate of 1000 cc / min is supplied into the chamber 91, and the gas pressure is 100 Torr and the substrate temperature is 450 ° C. A main conductive layer 15 made of a second tungsten film having a film thickness of 100 to 1000 Å is formed on the adhesion layer 14 by the CVD method. In this case, the WF 6 gas is reduced by the H 2 gas to form the second tungsten film. As a result, the first and second tungsten films 14 and 15 are buried in the contact hole 13 and further stacked on the insulating layer 12. At this time, the surface of the silicon substrate 11 becomes substantially flat.

【0025】次いで、図1(d)に示すように、NF3
ガスを用いたドライエッチングにより、エッチバックし
て絶縁層12上の第1及び第2のタングステン膜14,
15を除去し、コンタクトホール13内にのみ第1及び
第2のタングステン膜14a,15aを残す。これによ
りプラグ16が形成される。なお、エッチングガスとし
てSF6 を用いてもよい。また、HF+HNO3 の混合
液やH2 2 +NH3の混合液を用いたウエットエッチ
ングを行ってもよい。
Then, as shown in FIG. 1 (d), NF 3
The first and second tungsten films 14 on the insulating layer 12 are etched back by dry etching using gas,
15 is removed, and the first and second tungsten films 14a and 15a are left only in the contact hole 13. As a result, the plug 16 is formed. SF 6 may be used as the etching gas. Alternatively, wet etching using a mixed solution of HF + HNO 3 or a mixed solution of H 2 O 2 + NH 3 may be performed.

【0026】次に、図1(e)に示すように、コンタク
トホール13を被覆して絶縁層12上にアルミニウム/
銅合金膜を形成した後、パターニングして、前記プラグ
16と接続する配線層17を形成する。これにより、シ
リコン基板11と配線層17はプラグ16を介して接続
する。なお、その後、図2(b)に示すように、必要に
より、配線層17を被覆する層間絶縁膜18を形成し、
更に上記と同じような工程を経て層間絶縁膜18に形成
されたビアホール19内にプラグ22を埋め込み、更に
プラグ22を介して配線層17と接続する別の配線層2
3を形成してもよい。
Next, as shown in FIG. 1E, the contact hole 13 is covered to cover the insulating layer 12 with aluminum /
After forming the copper alloy film, patterning is performed to form a wiring layer 17 connected to the plug 16. As a result, the silicon substrate 11 and the wiring layer 17 are connected via the plug 16. After that, as shown in FIG. 2B, if necessary, an interlayer insulating film 18 covering the wiring layer 17 is formed,
Further, another wiring layer 2 in which a plug 22 is embedded in the via hole 19 formed in the interlayer insulating film 18 through the same steps as described above and further connected to the wiring layer 17 via the plug 22
3 may be formed.

【0027】以上のように、本発明の第1の実施例に係
る成膜方法によれば、密着層14を形成した後、チャン
バ91に導入する反応ガスのうちジボランを停止するだ
けで、主導電層15を形成するための所望の反応ガスを
チャンバ91内に供給することができるので、密着層1
4及び主導電層15を連続して形成することができる。
これにより、ともにCVD法により、同じチャンバ91
内で成膜することが可能であり、スループットの向上を
図ることができる。
As described above, according to the film forming method of the first embodiment of the present invention, after the adhesion layer 14 is formed, diborane in the reaction gas introduced into the chamber 91 is simply stopped. Since a desired reaction gas for forming the conductive layer 15 can be supplied into the chamber 91, the adhesion layer 1
4 and the main conductive layer 15 can be continuously formed.
As a result, the same chamber 91 is formed by the CVD method.
It is possible to form a film in the inside, and the throughput can be improved.

【0028】更に、シリコン基板11上の絶縁層12に
形成されたコンタクトホール13に上記2層のタングス
テン膜を埋め込む場合、主導電層15としての第2のタ
ングステン膜が形成されるため、ジボランの還元により
形成され、コンタクトホール13の底部のシリコン基板
11と接する密着層14としての第1のタングステン膜
14を薄くしてもよいので、シリコン基板11へのタン
グステンの侵入を抑制することが可能である。
Further, when the above-mentioned two layers of tungsten film are buried in the contact hole 13 formed in the insulating layer 12 on the silicon substrate 11, the second tungsten film as the main conductive layer 15 is formed, so that diborane is not formed. Since the first tungsten film 14, which is formed by reduction and is in contact with the silicon substrate 11 at the bottom of the contact hole 13, as the adhesion layer 14, may be thinned, it is possible to suppress the penetration of tungsten into the silicon substrate 11. is there.

【0029】なお、上記の実施例では、密着層14及び
主導電層15のタングステン膜をブランケットタングス
テンとして形成しているが、選択成長により形成しても
よい。また、プラグ16を形成する場合に本発明を適用
しているが、図2(a)に示すように、絶縁層12上に
第1及び第2のタングステン膜14,15からなる配線
層24を形成する場合にも本発明を適用することが可能
である。この場合、ジボランの還元により形成された第
1のタングステン膜を密着層14とし、その上の水素の
還元により形成された第2のタングステン膜を主導電層
15とすることにより、これらのタングステン膜により
作成された配線層では、絶縁層12との密着性を改善
し、かつ表面モホロジを悪化させることなく厚膜化する
ことが可能である。
Although the tungsten films of the adhesion layer 14 and the main conductive layer 15 are formed as blanket tungsten in the above embodiment, they may be formed by selective growth. Although the present invention is applied to the case where the plug 16 is formed, as shown in FIG. 2A, the wiring layer 24 including the first and second tungsten films 14 and 15 is formed on the insulating layer 12. The present invention can also be applied to the case of forming. In this case, the first tungsten film formed by reduction of diborane is used as the adhesion layer 14, and the second tungsten film formed thereon by reduction of hydrogen is used as the main conductive layer 15, so that these tungsten films are formed. The wiring layer formed by the method can improve the adhesion with the insulating layer 12 and can be thickened without deteriorating the surface morphology.

【0030】更に、下地の絶縁層12としてシリコン酸
化膜を用いているが、リンガラス(PSG膜)、リンボ
ロンガラス(BPSG膜)、シリコン酸窒化膜(SiO
N膜)又はシリコン窒化膜(SiN膜)等であってもよ
い。また、基板温度を450℃としているが、300℃
程度以上であればよい。更に、密着層14を成膜するた
めの反応ガスとして、B2 6 +WF6 +H2の混合ガ
スを用いているが、B2 6 +WF6 +SiH4 の混合
ガスを用いてもよい。また、主導電層15を成膜するた
めの反応ガスとして、WF6 +H2 の混合ガスを用いて
いるが、WF6 +SiH4 の混合ガスを用いてもよい。
この場合、基板温度は350℃が適当である。 (2)本発明の第2の実施例に係るエッチング装置の説
明 図4(a),図5,図6は、本発明の第2の実施例に係
るエッチング装置について示す側面図である。
Further, although a silicon oxide film is used as the underlying insulating layer 12, phosphorus glass (PSG film), phosphorus boron glass (BPSG film), silicon oxynitride film (SiO 2).
It may be an N film) or a silicon nitride film (SiN film). Although the substrate temperature is 450 ° C, it is 300 ° C.
It may be more than a certain degree. Furthermore, although a mixed gas of B 2 H 6 + WF 6 + H 2 is used as a reaction gas for forming the adhesion layer 14, a mixed gas of B 2 H 6 + WF 6 + SiH 4 may be used. Although a mixed gas of WF 6 + H 2 is used as a reaction gas for forming the main conductive layer 15, a mixed gas of WF 6 + SiH 4 may be used.
In this case, the substrate temperature is suitably 350 ° C. (2) Description of Etching Device According to Second Embodiment of the Present Invention FIGS. 4A, 5 and 6 are side views showing an etching device according to a second embodiment of the present invention.

【0031】図4(a)は、異なる種類の導電膜のエッ
チングが可能な第1のチャンバ及び第2のチャンバが直
列に接続されたエッチング装置の全体の構成について示
す。図4(a)において、101は、被エッチング体が
形成されたウエハ100の冷却手段を備え、活性化され
たガスにより減圧状態でタングステン膜からなる主導電
層(第1の被エッチング体)をエッチングするための第
1のチャンバ、102は、ウエハ100の加熱手段及び
冷却手段を備え、活性化されたガスにより減圧状態でタ
ングステン膜からなる密着層(第2の被エッチング体)
をエッチングする第2のチャンバ、103は、第1のチ
ャンバ101及び第2のチャンバ102とつながり、減
圧状態を保持して、それらの間でウエハ100を移動可
能な搬送室(搬送路)である。
FIG. 4A shows the overall structure of an etching apparatus in which a first chamber and a second chamber capable of etching different kinds of conductive films are connected in series. In FIG. 4A, reference numeral 101 denotes a cooling means for the wafer 100 on which an object to be etched is formed, and a main conductive layer (first object to be etched) formed of a tungsten film under reduced pressure by activated gas. A first chamber 102 for etching is provided with a heating means and a cooling means for the wafer 100, and an adhesion layer (second etching object) made of a tungsten film under a reduced pressure by an activated gas.
The second chamber 103 for etching the wafer is connected to the first chamber 101 and the second chamber 102, and is a transfer chamber (transfer path) capable of holding the depressurized state and moving the wafer 100 between them. .

【0032】第1のチャンバ101と搬送室103の間
及び第2のチャンバ102と搬送室103の間にはそれ
ぞれウエハ100の通路を開閉する図示しないバルブが
設けられている。104は第1のチャンバ101につな
がる入口側ロードロックチャンバである。第1のチャン
バ101と入口側ロードロックチャンバ104の接続部
と、接続部と反対側のウエハ100の入口とにそれぞれ
ウエハ100の通路を開閉するバルブが設けられてい
る。大気圧になっている入口側ロードロックチャンバ1
04内に外からウエハ100が搬入された後、既に減圧
されている第1のチャンバ101の室内圧力に合うよう
に入口側ロードロックチャンバ104内が減圧される。
その後ウエハ100が第1のチャンバ101に搬入され
る。
Between the first chamber 101 and the transfer chamber 103 and between the second chamber 102 and the transfer chamber 103, valves (not shown) for opening and closing the passage of the wafer 100 are provided. Reference numeral 104 is an inlet side load lock chamber connected to the first chamber 101. Valves for opening and closing the passage of the wafer 100 are provided at the connecting portion between the first chamber 101 and the inlet side load lock chamber 104 and the inlet of the wafer 100 on the opposite side of the connecting portion. Inlet side load lock chamber 1 at atmospheric pressure
After the wafer 100 is loaded into the chamber 04 from the outside, the inside of the inlet side load lock chamber 104 is depressurized so as to match the already depressurized room pressure of the first chamber 101.
After that, the wafer 100 is loaded into the first chamber 101.

【0033】105は第2のチャンバ102につながる
出口側ロードロックチャンバである。第2のチャンバ1
01と出口側ロードロックチャンバ105の接続部と、
接続部と反対側のウエハ100の出口とにそれぞれウエ
ハ100の通路を開閉するバルブが設けられている。ウ
エハ100を第2のチャンバ102から出口側ロードロ
ックチャンバ105に搬出する前に、既に減圧されてい
る第2のチャンバ102内の圧力に合うように出口側ロ
ードロックチャンバ105内が減圧される。続いて、ウ
エハの搬入後に出口側ロードロックチャンバ105内を
大気圧に戻し、その後、出口側ロードロックチャンバ1
05から外にウエハ100が搬出される。
Reference numeral 105 is an outlet-side load lock chamber connected to the second chamber 102. Second chamber 1
01 and the connection part of the outlet side load lock chamber 105,
Valves for opening and closing the passage of the wafer 100 are provided at the connection portion and the outlet of the wafer 100 on the opposite side. Before the wafer 100 is unloaded from the second chamber 102 to the exit side load lock chamber 105, the inside of the exit side load lock chamber 105 is decompressed to match the already decompressed pressure inside the second chamber 102. Then, after the wafer is loaded, the inside of the exit side load lock chamber 105 is returned to the atmospheric pressure, and then the exit side load lock chamber 1
The wafer 100 is unloaded from 05.

【0034】上記の各室は各室内を減圧するための排気
ポンプ(排気装置)と接続される排気口106〜110
を有する。なお、図4(a)の構成のエッチング装置の
代わりに、図4(b)のような構成のエッチング装置を
用いてもよい。図4(b)はエッチング装置の全体の構
成について示す平面図である。
Each of the above chambers is connected to an exhaust pump (exhaust device) for reducing the pressure in each chamber, and exhaust ports 106 to 110 are connected to each chamber.
Have. Instead of the etching apparatus having the configuration shown in FIG. 4A, an etching apparatus having the configuration shown in FIG. 4B may be used. FIG. 4B is a plan view showing the overall configuration of the etching apparatus.

【0035】図4(b)において、図4(a)と異なる
ところは、搬送室(搬送路)103aを中心にして第1
及び第2のチャンバ101a,102aと入口側及び出
口側ロードロックチャンバ104a,105aが搬送室
103aに接続されていることである。従って、第1の
チャンバ101a及び第2のチャンバ102aにシリコ
ン基板100を出し入れする際、ともにシリコン基板1
00は同じ搬送室103aを通過することになる。各室
101a/103a,102a/103a,104a/
103a,105a/103a間の接続部にはシリコン
基板100の通路を開閉する不図示のバルブが設けられ
ている。また、入口側ロードロックチャンバ104aの
入口と出口側ロードロックチャンバ105aの出口にも
ウエハ100の通路を開閉するバルブが設けられてい
る。
In FIG. 4 (b), the difference from FIG. 4 (a) is that the first part is centered on the transfer chamber (transfer path) 103a.
The second chambers 101a and 102a and the inlet-side and outlet-side load-lock chambers 104a and 105a are connected to the transfer chamber 103a. Therefore, when the silicon substrate 100 is taken in and out of the first chamber 101a and the second chamber 102a, both of the silicon substrate 1 and
00 passes through the same transfer chamber 103a. Each room 101a / 103a, 102a / 103a, 104a /
A valve (not shown) that opens and closes the passage of the silicon substrate 100 is provided at the connection portion between 103a and 105a / 103a. Further, valves for opening and closing the passage of the wafer 100 are provided at the inlet of the inlet side load lock chamber 104a and the outlet of the outlet side load lock chamber 105a.

【0036】図5は第1のチャンバ101により外部と
仕切られた第1のエッチング室の詳細な構成について示
す側面図である。図5において、111は第1のチャン
バ101内に設置された、ウエハ100を保持する基板
保持具で、温度制御された冷媒、例えば不凍液を添加し
た水等を通流させる流路(冷却手段)112が形成され
ている。また、基板保持具111はエッチングガスをプ
ラズマ化するための高周波電力を印加する第1の電極を
兼ねている。113はエッチングガスをプラズマ化する
ための高周波電力を印加する第2の電極で、第1の電極
である基板保持具111と対向するように配置されてい
る。上記第2の電極113には高周波電力を供給する高
周波電源114が接続されている。また、第1の電極1
11は接地されている。
FIG. 5 is a side view showing the detailed structure of the first etching chamber partitioned from the outside by the first chamber 101. In FIG. 5, reference numeral 111 denotes a substrate holder for holding the wafer 100, which is installed in the first chamber 101, and is a flow path (cooling means) through which a temperature-controlled refrigerant, for example, water containing an antifreeze solution is passed. 112 is formed. The substrate holder 111 also serves as a first electrode for applying high frequency power for converting the etching gas into plasma. Reference numeral 113 is a second electrode that applies high-frequency power for converting the etching gas into plasma, and is arranged so as to face the substrate holder 111 that is the first electrode. A high frequency power supply 114 for supplying high frequency power is connected to the second electrode 113. Also, the first electrode 1
11 is grounded.

【0037】115はエッチングガスを第1のチャンバ
101内に導入するためのガス導入口である。図6は第
2のチャンバ102により外部と仕切られた第2のエッ
チング室の詳細な構成について示す側面図である。図6
の第2のエッチング室は第1のエッチング室とほぼ同様
な構成を有する。第1のエッチング室と異なるところ
は、第2のチャンバ102内に設置された基板保持具1
21には載置された基板の温度を15℃以上に保持する
ために、基板を加熱するヒータ(加熱手段)122とそ
れを冷却する冷却手段123とを有する温度調節手段1
24が内蔵されていることである。
Reference numeral 115 is a gas inlet for introducing an etching gas into the first chamber 101. FIG. 6 is a side view showing the detailed configuration of the second etching chamber that is partitioned from the outside by the second chamber 102. Figure 6
The second etching chamber has a structure similar to that of the first etching chamber. The difference from the first etching chamber is that the substrate holder 1 is installed in the second chamber 102.
In order to keep the temperature of the mounted substrate at 15 ° C. or higher, the temperature control means 1 has a heater (heating means) 122 for heating the substrate and a cooling means 123 for cooling it.
24 is built in.

【0038】なお、基板保持具121は第1の電極を兼
ね、第2の電極125との間で、高周波電力を印加し、
電極121,125間の反応ガスをプラズマ化する。ま
た、第2の電極125には高周波電源126が接続さ
れ、第1の電極121は接地されている。更に、第2の
チャンバ102には、ガス導入口127と排気口109
が接続されている。
The substrate holder 121 also serves as the first electrode and applies high-frequency power between the substrate holder 121 and the second electrode 125.
The reaction gas between the electrodes 121 and 125 is turned into plasma. A high frequency power source 126 is connected to the second electrode 125, and the first electrode 121 is grounded. Further, the second chamber 102 has a gas inlet 127 and an exhaust port 109.
Is connected.

【0039】上記のエッチング装置では、それぞれ異な
る膜をエッチング可能な第1及び第2のチャンバ10
1,102を減圧可能な搬送路103で連結することに
より、第1のチャンバ101から第2のチャンバ102
にウエハ100を大気に曝すことなく移動させることが
できる。このため、第2のチャンバ102に移されたウ
エハ100の表面には大気中の水分による結露が生じな
い。
In the above etching apparatus, the first and second chambers 10 capable of etching different films, respectively.
The first chamber 101 and the second chamber 102 are connected to each other by connecting the first and second chambers 1 and 102 with each other by the transport path 103 capable of reducing the pressure.
Moreover, the wafer 100 can be moved without being exposed to the atmosphere. For this reason, dew condensation due to moisture in the atmosphere does not occur on the surface of the wafer 100 transferred to the second chamber 102.

【0040】また、低温でエッチングが行われる第1の
チャンバ101からそれよりも高い温度でエッチングが
行われる第2のチャンバ102に移されたウエハ100
の温度は上昇するため、ウエハ100の加熱のための特
別な設備や処理が不要になり、設備コストの削減と、ス
ループットの向上を図ることができる。次に、レジスト
膜を除去するためのプラズマアッシャについて、図7を
参照しながら説明する。図7はダウンフローアッシャの
構成を示す側面図である。
Further, the wafer 100 transferred from the first chamber 101, which is etched at a low temperature, to the second chamber 102, which is etched at a higher temperature than that.
Since the temperature rises, the need for special equipment or processing for heating the wafer 100 is eliminated, and the equipment cost can be reduced and the throughput can be improved. Next, a plasma asher for removing the resist film will be described with reference to FIG. FIG. 7 is a side view showing the configuration of the downflow asher.

【0041】図7に示すように、チャンバ131はエッ
チング室132とプラズマ生成室133とマイクロ波導
入室134に分割されている。エッチング室132とプ
ラズマ生成室133の間はプラズマが通過する孔が形成
された仕切り板で仕切られ、プラズマ生成室133とマ
イクロ波導入室134の間はマイクロ波が伝わる石英等
の仕切り板136で仕切られている。
As shown in FIG. 7, the chamber 131 is divided into an etching chamber 132, a plasma generation chamber 133, and a microwave introduction chamber 134. The etching chamber 132 and the plasma generation chamber 133 are partitioned by a partition plate having holes through which plasma passes, and the plasma generation chamber 133 and the microwave introduction chamber 134 are partitioned by a partition plate 136 such as quartz through which microwaves are transmitted. It is partitioned.

【0042】また、プラズマ生成室133には反応ガス
をプラズマ生成室133内に導入するガス導入口138
が形成されている。エッチング室132には不要な反応
ガスを排出し、或いはエッチング室132及びプラズマ
生成室133内を減圧するための図示しない排気ポンプ
が接続される排気口139が形成されている。更に、エ
ッチング室132には処理が行われるウエハ100を載
置する基板保持具137が設置されている。 (3)本発明の第3の実施例に係る密着層及び主導電層
のエッチング方法の説明 図8(a)〜(d)は、本発明の第3の実施例に係るエ
ッチング方法について示す断面図である。図4〜図6の
エッチング装置及び図7のダウンフロープラズマアッシ
ャを用いて説明する。なお、以下の説明においては、各
室101a/103a,102a/103a,104a
/103a,105a/103aの接続部と、入口側ロ
ードロックチャンバ104の入口及び出口側ロードロッ
クチャンバ105の出口とに設けられたバルブの開閉に
ついて説明を省略しているが、適宜行われているものと
する。
A gas inlet 138 for introducing a reaction gas into the plasma generating chamber 133 is provided in the plasma generating chamber 133.
Are formed. The etching chamber 132 has an exhaust port 139 connected to an exhaust pump (not shown) for exhausting unnecessary reaction gas or reducing the pressure in the etching chamber 132 and the plasma generation chamber 133. Further, in the etching chamber 132, a substrate holder 137 on which the wafer 100 to be processed is placed is installed. (3) Description of Etching Method for Adhesion Layer and Main Conductive Layer According to Third Embodiment of Present Invention FIGS. 8A to 8D are cross-sectional views showing an etching method according to a third embodiment of the present invention. It is a figure. Description will be made using the etching apparatus of FIGS. 4 to 6 and the downflow plasma asher of FIG. 7. In the following description, each chamber 101a / 103a, 102a / 103a, 104a
/ 103a, 105a / 103a, the opening and closing of the valves provided at the inlet of the inlet side load lock chamber 104 and the outlet of the outlet side load lock chamber 105 are omitted, but they are appropriately performed. I shall.

【0043】処理されるウエハ100は、図8(a)に
示すように、直径6インチのシリコン基板31上にシリ
コン酸化膜からなる絶縁層32が形成され、絶縁層32
に形成されたコンタクトホール33を被覆して絶縁層3
2上に膜厚50nmのTiN膜(密着層)34と膜厚3
50nmのタングステン膜(主導電層)35とが形成さ
れている。また、所望の箇所に所定の形状の配線層を形
成するため、タングステン膜35上に膜厚1700nmのレ
ジストマスク36が形成されている。
As shown in FIG. 8A, the wafer 100 to be processed has an insulating layer 32 made of a silicon oxide film formed on a silicon substrate 31 having a diameter of 6 inches.
Covering the contact hole 33 formed in the insulating layer 3
2 and a TiN film (adhesion layer) 34 with a film thickness of 50 nm and a film thickness 3
A tungsten film (main conductive layer) 35 having a thickness of 50 nm is formed. Further, a resist mask 36 having a film thickness of 1700 nm is formed on the tungsten film 35 in order to form a wiring layer having a predetermined shape at a desired position.

【0044】まず、入口側ロードロックチャンバ104
にウエハ100を搬入した後、入口側ロードロックチャ
ンバ104,第1のチャンバ101内,搬送室103内
及び第2のチャンバ102内を排気し、減圧する。所定
の圧力に達したら、第1のチャンバ101内にウエハ1
00を搬入し、基板保持具111に載置する。
First, the inlet side load lock chamber 104
After the wafer 100 is loaded into the wafer, the inlet-side load lock chamber 104, the first chamber 101, the transfer chamber 103, and the second chamber 102 are evacuated and decompressed. When the predetermined pressure is reached, the wafer 1 is placed in the first chamber 101.
00 is loaded and placed on the substrate holder 111.

【0045】続いて、冷却手段112によりウエハ10
0を冷却し、基板温度を−50℃に保持する。次いで、
ガス導入口115から流量150cc/分の三フッ化窒
素(NF3 )ガスを導入し、第1のチャンバ101内の
ガス圧力を100mTorrに保持する。
Subsequently, the wafer 10 is cooled by the cooling means 112.
0 is cooled and the substrate temperature is kept at -50 ° C. Then
A nitrogen trifluoride (NF 3 ) gas having a flow rate of 150 cc / min is introduced from the gas introduction port 115 to maintain the gas pressure in the first chamber 101 at 100 mTorr.

【0046】次に、第1の電極111及び第2の電極1
13間に高周波電力200Wを印加する。これにより、
電極111,113間のNF3 ガスがプラズマ化し、タ
ングステン膜35がこれに曝されてエッチングが始ま
る。このとき、タングステン膜35のエッチングレート
は300nm/分となり、TiN膜34に対するタング
ステン膜35のエッチング選択比は100以上となって
いる。
Next, the first electrode 111 and the second electrode 1
A high frequency power of 200 W is applied between 13. This allows
The NF 3 gas between the electrodes 111 and 113 is turned into plasma, the tungsten film 35 is exposed to this, and etching is started. At this time, the etching rate of the tungsten film 35 is 300 nm / min, and the etching selection ratio of the tungsten film 35 to the TiN film 34 is 100 or more.

【0047】所定の時間が経過した後、図8(b)に示
すように、タングステン膜35がエッチングされる。次
いで、ウエハ100を搬送室103に搬出した後、さら
に第2のチャンバ102内に搬入して基板保持具121
上に載置する。このとき、第2のチャンバ102内に搬
入されるまで、ウエハ100は大気に曝されないので、
その表面に結露が生じるのを抑制することができる。
After a predetermined time has elapsed, the tungsten film 35 is etched as shown in FIG. 8 (b). Next, after the wafer 100 is unloaded into the transfer chamber 103, it is further loaded into the second chamber 102 to load the substrate holder 121.
Place on top. At this time, since the wafer 100 is not exposed to the atmosphere until it is loaded into the second chamber 102,
Condensation on the surface can be suppressed.

【0048】次に、基板保持具121上のウエハ100
を加熱し、温度25℃に保持する。次いで、ガス導入口
127から流量100cc/分の塩素(Cl2 )ガスを
導入し、第2のチャンバ102内のガス圧力を50mT
orrに保持する。次に、第1の電極121及び第2の
電極125間に高周波電力400Wを印加する。これに
より、電極121,125間のCl2 ガスがプラズマ化
し、TiN膜34がこれに曝されてエッチングが始ま
る。このとき、TiN膜34のエッチングレートは20
0nm/分となり、タングステン膜に対するTiN膜3
4のエッチング選択比は100以上となっており、シリ
コン酸化膜に対するTiN膜34のエッチング選択比は
7以上となっている。従って、レジストマスク36がエ
ッチングされたとしても、TiN膜34を被覆するタン
グステン膜35aがマスクの役目を果たすため、エッチ
ング形状の異常は生じない。
Next, the wafer 100 on the substrate holder 121.
Is heated and maintained at a temperature of 25 ° C. Then, chlorine (Cl 2 ) gas having a flow rate of 100 cc / min is introduced from the gas introduction port 127, and the gas pressure in the second chamber 102 is set to 50 mT.
Hold at orr. Next, high frequency power 400 W is applied between the first electrode 121 and the second electrode 125. As a result, Cl 2 gas between the electrodes 121 and 125 is turned into plasma, the TiN film 34 is exposed to this, and etching is started. At this time, the etching rate of the TiN film 34 is 20.
0 nm / min, and the TiN film 3 with respect to the tungsten film
The etching selection ratio of No. 4 is 100 or more, and the etching selection ratio of the TiN film 34 to the silicon oxide film is 7 or more. Therefore, even if the resist mask 36 is etched, the tungsten film 35a that covers the TiN film 34 serves as a mask, so that the etching shape is not abnormal.

【0049】所定の時間が経過した後、図8(c)に示
すように、TiN膜34がエッチングされる。これによ
り、タングステン膜35とTiN膜34のエッチングが
完了する。次いで、出口側ロードロックチャンバ105
を減圧した後、出口側ロードロックチャンバ105に第
2のチャンバ102内からウエハ100を搬出する。続
いて、出口側ロードロックチャンバ105を大気圧に戻
した後、ウエハ100を外に取り出す。
After the lapse of a predetermined time, the TiN film 34 is etched as shown in FIG. 8 (c). This completes the etching of the tungsten film 35 and the TiN film 34. Next, the exit side load lock chamber 105
After depressurizing, the wafer 100 is unloaded from the second chamber 102 to the exit side load lock chamber 105. Then, after returning the exit side load lock chamber 105 to atmospheric pressure, the wafer 100 is taken out.

【0050】次に、ウエハ100をプラズマアッシャの
チャンバ131内に搬入し、基板保持具133に載置す
る。次に、基板保持具133上のウエハ100を加熱
し、温度30℃に保持する。次いで、ガス導入口138
から流量100cc/分の四フッ化炭素(CF4 )ガス
と流量900cc/分の酸素(O2 )ガスの混合ガスを
導入し、チャンバ131内のガス圧力を900mTor
rに保持する。
Next, the wafer 100 is loaded into the chamber 131 of the plasma asher and placed on the substrate holder 133. Next, the wafer 100 on the substrate holder 133 is heated and kept at a temperature of 30 ° C. Then, the gas inlet 138
From which a mixed gas of carbon tetrafluoride (CF 4 ) gas and a flow rate of 900 cc / min of oxygen (O 2 ) gas was introduced, and the gas pressure in the chamber 131 was set to 900 mTorr.
Hold at r.

【0051】次に、電力900Wをマイクロ波導入室1
34に導く。これにより、プラズマ生成室133内のC
4 +O2 ガスはマイクロ波電力を吸収してプラズマ化
し、レジストマスク36がこれに曝されてエッチングが
始まる。このとき、エッチングにより生成された反応生
成物中にはタングステンやTiNが含まれているため、
2 ガスのみを用いたドライアッシングではこれらを除
去することは非常に困難であるが、CF4 ガスを加える
ことにより、それらを効果的に除去することができる。
Next, 900 W of electric power is applied to the microwave introduction chamber 1
Lead to 34. As a result, C in the plasma generation chamber 133
The F 4 + O 2 gas absorbs microwave power and is turned into plasma, and the resist mask 36 is exposed to this, and etching starts. At this time, since the reaction product generated by etching contains tungsten and TiN,
Although it is very difficult to remove them by dry ashing using only O 2 gas, they can be effectively removed by adding CF 4 gas.

【0052】所定の時間が経過した後、図8(d)に示
すように、レジストマスク36がエッチング・除去され
る。このようにして、TiN膜34及びタングステン膜
35の2層膜からなる配線層37が絶縁層32上に形成
される。以上のように、本発明の実施例に係るエッチン
グ方法によれば、−50℃の低温で、タングステン膜3
5をエッチングし、25℃でTiN膜34をエッチング
することにより、タングステン膜35のエッチング時に
はTiN膜34との選択比の確保ができ、TiN膜34
のエッチング時にはTiN膜34のエッチングレート、
及び下地の絶縁層32との選択比が十分に確保できるた
め、プロセスの安定性、再現性を確保することができ
る。
After a predetermined time has elapsed, the resist mask 36 is etched and removed as shown in FIG. In this way, the wiring layer 37 composed of the two-layer film of the TiN film 34 and the tungsten film 35 is formed on the insulating layer 32. As described above, according to the etching method of the embodiment of the present invention, the tungsten film 3 is formed at a low temperature of −50 ° C.
By etching 5 and then the TiN film 34 at 25 ° C., it is possible to secure a selectivity with the TiN film 34 when the tungsten film 35 is etched.
Etching rate of TiN film 34,
Since a sufficient selection ratio with respect to the underlying insulating layer 32 can be ensured, process stability and reproducibility can be ensured.

【0053】なお、上記の第3の実施例では、TiN膜
34のエッチングガスとして塩素を用いているが、Cl
+Ar,Cl+He,Cl+N2 等塩素を含むガスを用
いてもよい。
Although chlorine is used as the etching gas for the TiN film 34 in the third embodiment, Cl
A gas containing chlorine such as + Ar, Cl + He, Cl + N 2 may be used.

【0054】[0054]

【発明の効果】以上のように、本発明に係る成膜方法に
おいては、タングステンを含むガスを主としてジボラン
により還元して第1のタングステン膜を形成し、その上
にタングステンを含むガスを水素又はシランにより還元
して第2のタングステン膜を形成している。従って、と
もにCVD法により、反応ガスを切り換えるだけで、同
じチャンバ内で連続成膜することが可能であり、スルー
プットの向上を図ることができる。また、ジボランの還
元により形成された第1のタングステン膜を密着層と
し、その上の第2のタングステン膜を主導電層とするこ
とにより、作成された配線層では、絶縁層との密着性を
改善し、かつ表面モホロジを悪化させることなく厚膜化
することが可能である。
As described above, in the film forming method according to the present invention, the gas containing tungsten is reduced mainly by diborane to form the first tungsten film, and the gas containing tungsten is added with hydrogen or hydrogen. The second tungsten film is formed by reduction with silane. Therefore, it is possible to continuously form films in the same chamber by simply changing the reaction gas by the CVD method, and it is possible to improve the throughput. Further, the first tungsten film formed by the reduction of diborane is used as the adhesion layer, and the second tungsten film formed thereon is used as the main conductive layer, so that the wiring layer formed has good adhesion with the insulating layer. It is possible to improve and thicken the film without deteriorating the surface morphology.

【0055】更に、半導体基板上の絶縁層に形成された
開口に上記2層のタングステン膜を埋め込む場合、ジボ
ランの還元により形成される、開口の底部の半導体基板
と接する第1のタングステン膜を薄くしてもよいので、
半導体基板へのタングステンの侵入を抑制することが可
能である。また、本発明に係るエッチング方法によれ
ば、−20℃以下の低温で、タングステン膜をエッチン
グし、15℃以上の温度でTiN膜をエッチングしてい
るので、タングステン膜のエッチング時にはTiN膜と
の選択比の確保ができ、TiN膜のエッチング時にはT
iN膜のエッチングレート、及び下地絶縁層との選択比
が十分に確保でき、プロセスの安定性、再現性を確保で
きる。
Furthermore, when the above-mentioned two-layer tungsten film is embedded in the opening formed in the insulating layer on the semiconductor substrate, the first tungsten film formed by reduction of diborane and in contact with the semiconductor substrate at the bottom of the opening is thinned. Because you may
It is possible to suppress the entry of tungsten into the semiconductor substrate. Further, according to the etching method of the present invention, the tungsten film is etched at a low temperature of −20 ° C. or lower and the TiN film is etched at a temperature of 15 ° C. or higher. The selection ratio can be secured, and when etching the TiN film, T
The etching rate of the iN film and the selection ratio to the underlying insulating layer can be sufficiently secured, and the stability and reproducibility of the process can be secured.

【0056】更に、本発明に係るレジスト膜の除去方法
においては、酸素ガスにフッ素を含むガスを加えている
ので、レジスト膜とともに、タングステンやTiNが含
まれている反応生成物を効果的に除去することができ
る。また、本発明に係るエッチング装置によれば、それ
ぞれ異なる膜をエッチング可能な第1及び第2のチャン
バを減圧可能な搬送路で連結することにより、第1のチ
ャンバから第2のチャンバに基板を大気に曝すことなく
移動させて、基板の表面での大気中の水分による結露を
抑制することが可能である。
Furthermore, in the method of removing the resist film according to the present invention, since the gas containing fluorine is added to the oxygen gas, the reaction product containing tungsten and TiN is effectively removed together with the resist film. can do. Further, according to the etching apparatus of the present invention, the first chamber and the second chamber capable of etching different films are connected by the transfer path capable of reducing the pressure, so that the substrate is transferred from the first chamber to the second chamber. It is possible to prevent condensation due to moisture in the atmosphere on the surface of the substrate by moving the substrate without exposing it to the atmosphere.

【0057】更に、低温でのエッチングが可能な第1の
チャンバからこれよりも高い温度でのエッチングが可能
な第2のチャンバに移された基板の温度は上昇するた
め、基板の加熱のための特別な設備や処理が不要にな
り、設備コストの削減と、スループットの向上を図るこ
とができる。更に、2つのチャンバが連結されたエッチ
ング装置を用いることで、2台の別々のエッチング装置
を使用する場合に比べて装置コストの上昇を抑えること
ができ、かつ装置の設置面積の縮小を図ることができ
る。
Further, since the temperature of the substrate transferred from the first chamber capable of etching at a low temperature to the second chamber capable of etching at a higher temperature is increased, the temperature of the substrate for heating the substrate is increased. Since no special equipment or processing is required, equipment cost can be reduced and throughput can be improved. Further, by using the etching apparatus in which the two chambers are connected, it is possible to suppress an increase in the apparatus cost and to reduce the installation area of the apparatus as compared with the case where two separate etching apparatuses are used. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】図1(a)〜(e)は、本発明の第1の実施例
に係る密着層及び主導電層の成膜方法を用いたプラグの
形成方法について示す断面図である。
1A to 1E are cross-sectional views showing a method of forming a plug using a film forming method of an adhesion layer and a main conductive layer according to a first embodiment of the present invention.

【図2】図2(a),(b)は、本発明の第1の実施例
に係る密着層及び主導電層の成膜方法を用いた他の例に
ついて示す断面図である。
2 (a) and 2 (b) are cross-sectional views showing another example using the film forming method of the adhesion layer and the main conductive layer according to the first embodiment of the present invention.

【図3】図3は、本発明の第1の実施例に係る密着層及
び主導電層の成膜方法に用いられるCVD装置について
示す側面図である。
FIG. 3 is a side view showing a CVD apparatus used in the method for forming the adhesion layer and the main conductive layer according to the first embodiment of the present invention.

【図4】図4(a),(b)は、本発明の第2の実施例
に係るエッチング装置の構成について示す側面図及び平
面図である。
4 (a) and 4 (b) are a side view and a plan view showing a configuration of an etching apparatus according to a second embodiment of the present invention.

【図5】図5は、本発明の第2の実施例に係るエッチン
グ装置のうち第1のエッチング室の詳細な構成について
示す側面図である。
FIG. 5 is a side view showing a detailed configuration of a first etching chamber in the etching apparatus according to the second embodiment of the present invention.

【図6】図6は、本発明の第2の実施例に係るエッチン
グ装置のうち第2のエッチング室の詳細な構成について
示す側面図である。
FIG. 6 is a side view showing a detailed configuration of a second etching chamber in the etching apparatus according to the second embodiment of the present invention.

【図7】図7は、本発明の第3の実施例に係るレジスト
マスクの除去方法に用いられるプラズマアッシャついて
示す側面図である。
FIG. 7 is a side view showing a plasma asher used in a method of removing a resist mask according to a third embodiment of the present invention.

【図8】図8(a)〜(d)は、本発明の第3の実施例
に係る配線層のエッチング方法及びレジストマスクの除
去方法について示す断面図である。
8A to 8D are sectional views showing a method of etching a wiring layer and a method of removing a resist mask according to a third embodiment of the present invention.

【図9】図9(a),(b)は、従来例に係るタングス
テン膜を用いた配線層について示す断面図である。
9A and 9B are cross-sectional views showing a wiring layer using a tungsten film according to a conventional example.

【図10】図10(a),(b)は、従来例に係るブラ
ンケットタングステン膜を用いた配線層の問題点につい
て示す断面図である。
10A and 10B are cross-sectional views showing problems of a wiring layer using a blanket tungsten film according to a conventional example.

【符号の説明】[Explanation of symbols]

11,31 シリコン基板(半導体基板)、 12,32 絶縁層、 13,33 コンタクトホール(開口)、 14,14a,20 密着層(第1のタングステン膜)、 15,15a,21 主導電層(第2のタングステン
膜)、 16,22 プラグ(埋込み層)、 17,23,24,37 配線層、 18 層間絶縁膜、 19 ビアホール(開口)、 21 チャンバ、 22 基板保持具、 34,34a 密着層(TiN膜)、 35,35a 主導電層(タングステン膜)、 36 レジストマスク(レジスト膜)、 91,131 チャンバ、 92,137 基板保持具、 93,122 ヒータ(加熱手段)、 94 第1のガス導入口、 95 第2のガス導入口、 96,106〜110,126,139 排気口、 97,100 ウエハ、 101,101a 第1のチャンバ、 102,102a 第2のチャンバ、 103,103a 搬送室(搬送路)、 104,104a 入口側ロードロックチャンバ、 105,105a 出口側ロードロックチャンバ、 111,121 基板保持具(第1の電極)、 112,123 冷媒流路(冷却手段)、 113,125 第2の電極、 114,126 高周波電源、 115,127,138 ガス導入口、 124 基板温度調節手段、 132 エッチング室、 133 プラズマ生成室、 134 マイクロ波導入室、 135,136 仕切り板。
11,31 Silicon substrate (semiconductor substrate), 12,32 Insulating layer, 13,33 Contact hole (opening), 14,14a, 20 Adhesion layer (first tungsten film), 15,15a, 21 Main conductive layer (first 2 tungsten film), 16,22 plug (embedded layer), 17,23,24,37 wiring layer, 18 interlayer insulating film, 19 via hole (opening), 21 chamber, 22 substrate holder, 34,34a adhesion layer ( TiN film), 35, 35a main conductive layer (tungsten film), 36 resist mask (resist film), 91, 131 chamber, 92, 137 substrate holder, 93, 122 heater (heating means), 94 first gas introduction Port, 95 second gas inlet port, 96, 106 to 110, 126, 139 exhaust port, 97, 100 wafer, 101, 101a first chamber, 102, 102a 2nd chamber, 103, 103a transfer chamber (transfer path), 104, 104a inlet side load lock chamber, 105, 105a outlet side load lock chamber, 111, 121 substrate holder (first electrode), 112 , 123 Refrigerant flow path (cooling means), 113, 125 Second electrode, 114, 126 High frequency power source, 115, 127, 138 Gas introduction port, 124 Substrate temperature adjusting means, 132 Etching chamber, 133 Plasma generating chamber, 134 Micro Wave introduction chamber, 135,136 Partition plate.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/285 H01L 21/285 C 21/3065 21/302 B 21/88 Q ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical indication H01L 21/285 H01L 21/285 C 21/3065 21/302 B 21/88 Q

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 タングステンを含むガスを主としてジボ
ランにより還元し、絶縁層上に第1のタングステン膜を
形成する工程と、 タングステンを含むガスを水素又はシランにより還元
し、前記第1のタングステン膜上に第2のタングステン
膜を形成する工程とを有することを特徴とする半導体装
置の製造方法。
1. A step of reducing a gas containing tungsten mainly by diborane to form a first tungsten film on an insulating layer, and a gas containing tungsten being reduced by hydrogen or silane on the first tungsten film. And a step of forming a second tungsten film on the substrate.
【請求項2】 半導体基板上に絶縁層を形成した後、前
記絶縁層に開口を形成する工程と、 タングステンを含むガスを主としてジボランにより還元
し、前記開口を被覆して前記絶縁層上に第1のタングス
テン膜を形成する工程と、 タングステンを含むガスを水素又はシランにより還元
し、前記第1のタングステン膜上に第2のタングステン
膜を形成する工程とを有することを特徴とする半導体装
置の製造方法。
2. A step of forming an opening in the insulating layer after forming an insulating layer on a semiconductor substrate, and a gas containing tungsten is reduced mainly by diborane to cover the opening to form a first layer on the insulating layer. 1. A semiconductor device comprising: a step of forming a tungsten film of No. 1; and a step of reducing a gas containing tungsten with hydrogen or silane to form a second tungsten film on the first tungsten film. Production method.
【請求項3】 前記第1のタングステン膜は、前記絶縁
層と前記第2のタングステン膜との間の密着を強化する
密着層であり、前記第2のタングステン膜は主導電層で
あることを特徴とする請求項1又は請求項2に記載の半
導体装置の製造方法。
3. The first tungsten film is an adhesion layer that enhances adhesion between the insulating layer and the second tungsten film, and the second tungsten film is a main conductive layer. The method of manufacturing a semiconductor device according to claim 1, wherein the method is the same as that of claim 1.
【請求項4】 前記第1のタングステン膜及び前記第2
のタングステン膜はブランケットタングステンであるこ
とを特徴とする請求項1乃至請求項3のいずれかに記載
の半導体装置の製造方法。
4. The first tungsten film and the second tungsten film
4. The method for manufacturing a semiconductor device according to claim 1, wherein the tungsten film is blanket tungsten.
【請求項5】 前記第2のタングステン膜の形成後、前
記第1のタングステン膜及び第2のタングステン膜をエ
ッチングして前記開口に埋め込むことを特徴とする請求
項4に記載の半導体装置の製造方法。
5. The manufacturing of the semiconductor device according to claim 4, wherein after the formation of the second tungsten film, the first tungsten film and the second tungsten film are etched and embedded in the opening. Method.
【請求項6】 前記第2のタングステン膜の形成後、前
記第1のタングステン膜及び第2のタングステン膜を選
択的にエッチングして配線層を形成することを特徴とす
る請求項4に記載の半導体装置の製造方法。
6. The wiring layer is formed according to claim 4, wherein after the formation of the second tungsten film, the first tungsten film and the second tungsten film are selectively etched to form a wiring layer. Manufacturing method of semiconductor device.
【請求項7】 基板上に窒化チタン膜とタングステン膜
とを順に形成する工程と、 減圧雰囲気中で、前記基板を−20℃以下の温度に保持
してフッ素を含むガスにより前記タングステン膜をエッ
チングする工程と、 前記タングステン膜のエッチング後に大気に曝さないで
前記基板を前記窒化チタン膜のエッチング場所に移す工
程と、 減圧雰囲気中で、前記基板を15℃以上の温度に保持し
て塩素又は塩素を含むガスにより前記窒化チタン膜をエ
ッチングする工程とを有することを特徴とする半導体装
置の製造方法。
7. A step of sequentially forming a titanium nitride film and a tungsten film on a substrate, and etching the tungsten film with a gas containing fluorine while maintaining the substrate at a temperature of −20 ° C. or lower in a reduced pressure atmosphere. And a step of moving the substrate to an etching place of the titanium nitride film without exposing it to the atmosphere after etching the tungsten film, and maintaining the substrate at a temperature of 15 ° C. or higher in a reduced pressure atmosphere with chlorine or chlorine. And a step of etching the titanium nitride film with a gas containing the gas.
【請求項8】 前記フッ素を含むガスは三フッ化窒素で
あることを特徴とする請求項7に記載の半導体装置の製
造方法。
8. The method of manufacturing a semiconductor device according to claim 7, wherein the gas containing fluorine is nitrogen trifluoride.
【請求項9】 レジスト膜をマスクとして前記タングス
テン膜と前記窒化チタン膜をエッチングした後、活性化
したフッ素を含むガスと酸素を含むガスの混合ガスに前
記レジスト膜を曝して除去することを特徴とする請求項
7又は請求項8に記載の半導体装置の製造方法。
9. The resist film is used as a mask to etch the tungsten film and the titanium nitride film, and then the resist film is removed by exposing it to a mixed gas of a gas containing activated fluorine and a gas containing oxygen. 9. The method for manufacturing a semiconductor device according to claim 7, wherein:
【請求項10】 基板の冷却手段を備え、活性化された
第1のガスにより減圧状態で前記基板上の第1の被エッ
チング体をエッチングする第1のチャンバと、 前記基板の加熱手段及び冷却手段を備え、活性化された
第2のガスにより減圧状態で前記基板上の第2の被エッ
チング体をエッチングする第2のチャンバと、 前記第1のチャンバ及び前記第2のチャンバとつなが
り、減圧状態を保持してこれらの間で前記基板を移動可
能な搬送路とを有することを特徴とする半導体装置の製
造装置。
10. A first chamber, comprising a substrate cooling means, for etching a first object to be etched on the substrate under reduced pressure by an activated first gas; heating means and cooling for the substrate. A second chamber for etching the second object to be etched on the substrate under a reduced pressure by the activated second gas, the first chamber and the second chamber, An apparatus for manufacturing a semiconductor device, comprising: a carrier path that holds the state and can move the substrate between them.
JP6127895A 1995-03-20 1995-03-20 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus Pending JPH08264530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6127895A JPH08264530A (en) 1995-03-20 1995-03-20 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6127895A JPH08264530A (en) 1995-03-20 1995-03-20 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Publications (1)

Publication Number Publication Date
JPH08264530A true JPH08264530A (en) 1996-10-11

Family

ID=13166591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6127895A Pending JPH08264530A (en) 1995-03-20 1995-03-20 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Country Status (1)

Country Link
JP (1) JPH08264530A (en)

Cited By (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999028526A1 (en) * 1997-12-02 1999-06-10 Applied Materials, Inc. Low resistivity w using b2h6 nucleation step
WO2000004574A1 (en) * 1998-07-14 2000-01-27 Applied Materials, Inc. Improved gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
US6107200A (en) * 1998-03-12 2000-08-22 Fujitsu Limited Semiconductor device manufacturing method
US6156382A (en) * 1997-05-16 2000-12-05 Applied Materials, Inc. Chemical vapor deposition process for depositing tungsten
WO2001006032A1 (en) * 1999-07-14 2001-01-25 Tokyo Electron Limited Method for forming metallic tungsten film
WO2001027347A1 (en) * 1999-10-15 2001-04-19 Asm Microchemistry Oy Method of depositing transition metal nitride thin films
US6706115B2 (en) 2001-03-16 2004-03-16 Asm International N.V. Method for preparing metal nitride thin films
US6846516B2 (en) 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US6855368B1 (en) 2000-06-28 2005-02-15 Applied Materials, Inc. Method and system for controlling the presence of fluorine in refractory metal layers
US6875271B2 (en) 2002-04-09 2005-04-05 Applied Materials, Inc. Simultaneous cyclical deposition in different processing regions
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6902763B1 (en) 1999-10-15 2005-06-07 Asm International N.V. Method for depositing nanolaminate thin films on sensitive surfaces
KR100477813B1 (en) * 1997-12-27 2005-06-17 주식회사 하이닉스반도체 Tungsten Metal Wiring Formation Method of Semiconductor Device
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6936906B2 (en) 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6986914B2 (en) 2001-09-14 2006-01-17 Asm International N.V. Metal nitride deposition by ALD with reduction pulse
US6998579B2 (en) 2000-12-29 2006-02-14 Applied Materials, Inc. Chamber for uniform substrate heating
US7022948B2 (en) 2000-12-29 2006-04-04 Applied Materials, Inc. Chamber for uniform substrate heating
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7115499B2 (en) 2002-02-26 2006-10-03 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7201803B2 (en) 2001-03-07 2007-04-10 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
US7208413B2 (en) 2000-06-27 2007-04-24 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US7262133B2 (en) 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US7405143B2 (en) 2004-03-25 2008-07-29 Asm International N.V. Method for fabricating a seed layer
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7439191B2 (en) 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US7498242B2 (en) 2005-02-22 2009-03-03 Asm America, Inc. Plasma pre-treating surfaces for atomic layer deposition
US7595270B2 (en) 2007-01-26 2009-09-29 Asm America, Inc. Passivated stoichiometric metal nitride films
US7595263B2 (en) 2003-06-18 2009-09-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
US7598170B2 (en) 2007-01-26 2009-10-06 Asm America, Inc. Plasma-enhanced ALD of tantalum nitride films
US7638170B2 (en) 2007-06-21 2009-12-29 Asm International N.V. Low resistivity metal carbonitride thin film deposition by atomic layer deposition
US7749871B2 (en) 1999-10-15 2010-07-06 Asm International N.V. Method for depositing nanolaminate thin films on sensitive surfaces
US7799680B2 (en) 2003-08-04 2010-09-21 Asm America, Inc. Surface preparation prior to deposition on germanium
US8017182B2 (en) 2007-06-21 2011-09-13 Asm International N.V. Method for depositing thin films by mixed pulsed CVD and ALD
JP2012054413A (en) * 2010-09-01 2012-03-15 Shibaura Mechatronics Corp Etching processing device and etching processing method
JP2012175073A (en) * 2011-02-24 2012-09-10 Tokyo Electron Ltd Deposition method and storage medium
US8841182B1 (en) 2013-03-14 2014-09-23 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US8846550B1 (en) 2013-03-14 2014-09-30 Asm Ip Holding B.V. Silane or borane treatment of metal thin films
US9631272B2 (en) 2008-04-16 2017-04-25 Asm America, Inc. Atomic layer deposition of metal carbide films using aluminum hydrocarbon compounds
US9704716B2 (en) 2013-03-13 2017-07-11 Asm Ip Holding B.V. Deposition of smooth metal nitride films
US9786492B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9831094B2 (en) 2005-10-27 2017-11-28 Asm International N.V. Enhanced thin film deposition
US9941425B2 (en) 2015-10-16 2018-04-10 Asm Ip Holdings B.V. Photoactive devices and materials
US10002936B2 (en) 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US10103152B2 (en) 2016-08-17 2018-10-16 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US10504901B2 (en) 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
US10513772B2 (en) 2009-10-20 2019-12-24 Asm International N.V. Process for passivating dielectric films
US10600637B2 (en) 2016-05-06 2020-03-24 Asm Ip Holding B.V. Formation of SiOC thin films
US10643925B2 (en) 2014-04-17 2020-05-05 Asm Ip Holding B.V. Fluorine-containing conductive films
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US10991573B2 (en) 2017-12-04 2021-04-27 Asm Ip Holding B.V. Uniform deposition of SiOC on dielectric and metal surfaces
US11158500B2 (en) 2017-05-05 2021-10-26 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
US12142479B2 (en) 2020-01-17 2024-11-12 Asm Ip Holding B.V. Formation of SiOCN thin films
US12341005B2 (en) 2020-01-17 2025-06-24 Asm Ip Holding B.V. Formation of SiCN thin films
US12354877B2 (en) 2020-06-24 2025-07-08 Asm Ip Holding B.V. Vapor deposition of films comprising molybdenum
US12359315B2 (en) 2019-02-14 2025-07-15 Asm Ip Holding B.V. Deposition of oxides and nitrides

Cited By (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981656A4 (en) * 1997-05-16 2004-05-06 Applied Materials Inc Low resistivity w using b 2?h 6?
US6156382A (en) * 1997-05-16 2000-12-05 Applied Materials, Inc. Chemical vapor deposition process for depositing tungsten
US6162715A (en) * 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
US6251190B1 (en) 1997-06-30 2001-06-26 Applied Materials, Inc. Gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
US6099904A (en) * 1997-12-02 2000-08-08 Applied Materials, Inc. Low resistivity W using B2 H6 nucleation step
US6206967B1 (en) 1997-12-02 2001-03-27 Applied Materials, Inc. Low resistivity W using B2H6 nucleation step
WO1999028526A1 (en) * 1997-12-02 1999-06-10 Applied Materials, Inc. Low resistivity w using b2h6 nucleation step
KR100477813B1 (en) * 1997-12-27 2005-06-17 주식회사 하이닉스반도체 Tungsten Metal Wiring Formation Method of Semiconductor Device
US6107200A (en) * 1998-03-12 2000-08-22 Fujitsu Limited Semiconductor device manufacturing method
WO2000004574A1 (en) * 1998-07-14 2000-01-27 Applied Materials, Inc. Improved gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
WO2001006032A1 (en) * 1999-07-14 2001-01-25 Tokyo Electron Limited Method for forming metallic tungsten film
US6964790B1 (en) 1999-07-14 2005-11-15 Tokyo Electron Limited Method for forming metallic tungsten film
JP2003511561A (en) * 1999-10-15 2003-03-25 エイエスエム マイクロケミストリ オーワイ Method of depositing transition metal nitride thin film
US7749871B2 (en) 1999-10-15 2010-07-06 Asm International N.V. Method for depositing nanolaminate thin films on sensitive surfaces
US6863727B1 (en) 1999-10-15 2005-03-08 Asm International N.V. Method of depositing transition metal nitride thin films
US6902763B1 (en) 1999-10-15 2005-06-07 Asm International N.V. Method for depositing nanolaminate thin films on sensitive surfaces
KR100744219B1 (en) * 1999-10-15 2007-08-01 에이에스엠 인터내셔널 엔.붸. Deposition Method of Transition Metal Nitride Thin Films
WO2001027347A1 (en) * 1999-10-15 2001-04-19 Asm Microchemistry Oy Method of depositing transition metal nitride thin films
US7208413B2 (en) 2000-06-27 2007-04-24 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7501343B2 (en) 2000-06-27 2009-03-10 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7501344B2 (en) 2000-06-27 2009-03-10 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6855368B1 (en) 2000-06-28 2005-02-15 Applied Materials, Inc. Method and system for controlling the presence of fluorine in refractory metal layers
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7465666B2 (en) 2000-06-28 2008-12-16 Applied Materials, Inc. Method for forming tungsten materials during vapor deposition processes
US7235486B2 (en) 2000-06-28 2007-06-26 Applied Materials, Inc. Method for forming tungsten materials during vapor deposition processes
US7033922B2 (en) 2000-06-28 2006-04-25 Applied Materials. Inc. Method and system for controlling the presence of fluorine in refractory metal layers
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7115494B2 (en) 2000-06-28 2006-10-03 Applied Materials, Inc. Method and system for controlling the presence of fluorine in refractory metal layers
US6998579B2 (en) 2000-12-29 2006-02-14 Applied Materials, Inc. Chamber for uniform substrate heating
US7022948B2 (en) 2000-12-29 2006-04-04 Applied Materials, Inc. Chamber for uniform substrate heating
US7094680B2 (en) 2001-02-02 2006-08-22 Applied Materials, Inc. Formation of a tantalum-nitride layer
US9012334B2 (en) 2001-02-02 2015-04-21 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US9587310B2 (en) 2001-03-02 2017-03-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US7201803B2 (en) 2001-03-07 2007-04-10 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
US6706115B2 (en) 2001-03-16 2004-03-16 Asm International N.V. Method for preparing metal nitride thin films
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
US7410666B2 (en) 2001-09-14 2008-08-12 Asm International N.V. Metal nitride carbide deposition by ALD
US6986914B2 (en) 2001-09-14 2006-01-17 Asm International N.V. Metal nitride deposition by ALD with reduction pulse
US7352048B2 (en) 2001-09-26 2008-04-01 Applied Materials, Inc. Integration of barrier layer and seed layer
US6936906B2 (en) 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US7494908B2 (en) 2001-09-26 2009-02-24 Applied Materials, Inc. Apparatus for integration of barrier layer and seed layer
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7429516B2 (en) 2002-02-26 2008-09-30 Applied Materials, Inc. Tungsten nitride atomic layer deposition processes
US7115499B2 (en) 2002-02-26 2006-10-03 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7439191B2 (en) 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US6846516B2 (en) 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US6875271B2 (en) 2002-04-09 2005-04-05 Applied Materials, Inc. Simultaneous cyclical deposition in different processing regions
US7262133B2 (en) 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US7595263B2 (en) 2003-06-18 2009-09-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
US7799680B2 (en) 2003-08-04 2010-09-21 Asm America, Inc. Surface preparation prior to deposition on germanium
US7405143B2 (en) 2004-03-25 2008-07-29 Asm International N.V. Method for fabricating a seed layer
US7498242B2 (en) 2005-02-22 2009-03-03 Asm America, Inc. Plasma pre-treating surfaces for atomic layer deposition
US10964534B2 (en) 2005-10-27 2021-03-30 Asm International Enhanced thin film deposition
US10297444B2 (en) 2005-10-27 2019-05-21 Asm International N.V. Enhanced thin film deposition
US9831094B2 (en) 2005-10-27 2017-11-28 Asm International N.V. Enhanced thin film deposition
US7595270B2 (en) 2007-01-26 2009-09-29 Asm America, Inc. Passivated stoichiometric metal nitride films
US7598170B2 (en) 2007-01-26 2009-10-06 Asm America, Inc. Plasma-enhanced ALD of tantalum nitride films
US7638170B2 (en) 2007-06-21 2009-12-29 Asm International N.V. Low resistivity metal carbonitride thin film deposition by atomic layer deposition
US8017182B2 (en) 2007-06-21 2011-09-13 Asm International N.V. Method for depositing thin films by mixed pulsed CVD and ALD
US9631272B2 (en) 2008-04-16 2017-04-25 Asm America, Inc. Atomic layer deposition of metal carbide films using aluminum hydrocarbon compounds
US10513772B2 (en) 2009-10-20 2019-12-24 Asm International N.V. Process for passivating dielectric films
US11549177B2 (en) 2009-10-20 2023-01-10 Asm International, N.V. Process for passivating dielectric films
JP2012054413A (en) * 2010-09-01 2012-03-15 Shibaura Mechatronics Corp Etching processing device and etching processing method
JP2012175073A (en) * 2011-02-24 2012-09-10 Tokyo Electron Ltd Deposition method and storage medium
US10074541B2 (en) 2013-03-13 2018-09-11 Asm Ip Holding B.V. Deposition of smooth metal nitride films
US9704716B2 (en) 2013-03-13 2017-07-11 Asm Ip Holding B.V. Deposition of smooth metal nitride films
US9583348B2 (en) 2013-03-14 2017-02-28 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US9236247B2 (en) 2013-03-14 2016-01-12 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US8846550B1 (en) 2013-03-14 2014-09-30 Asm Ip Holding B.V. Silane or borane treatment of metal thin films
US9111749B2 (en) 2013-03-14 2015-08-18 Asm Ip Holdings B.V. Silane or borane treatment of metal thin films
US8841182B1 (en) 2013-03-14 2014-09-23 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US11450591B2 (en) 2014-04-17 2022-09-20 Asm Ip Holding B.V. Fluorine-containing conductive films
US10643925B2 (en) 2014-04-17 2020-05-05 Asm Ip Holding B.V. Fluorine-containing conductive films
US10636889B2 (en) 2014-10-23 2020-04-28 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US10002936B2 (en) 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US12237392B2 (en) 2014-10-23 2025-02-25 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US11139383B2 (en) 2014-10-23 2021-10-05 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US10861986B2 (en) 2015-10-16 2020-12-08 Asm Ip Holding B.V. Photoactive devices and materials
US9941425B2 (en) 2015-10-16 2018-04-10 Asm Ip Holdings B.V. Photoactive devices and materials
US11362222B2 (en) 2015-10-16 2022-06-14 Asm Ip Holding B.V. Photoactive devices and materials
US9786492B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US10510529B2 (en) 2015-11-12 2019-12-17 Asm Ip Holding B.V. Formation of SiOCN thin films
US10424476B2 (en) 2015-11-12 2019-09-24 Asm Ip Holding B.V. Formation of SiOCN thin films
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US11996284B2 (en) 2015-11-12 2024-05-28 Asm Ip Holding B.V. Formation of SiOCN thin films
US11107673B2 (en) 2015-11-12 2021-08-31 Asm Ip Holding B.V. Formation of SiOCN thin films
US10600637B2 (en) 2016-05-06 2020-03-24 Asm Ip Holding B.V. Formation of SiOC thin films
US11562900B2 (en) 2016-05-06 2023-01-24 Asm Ip Holding B.V. Formation of SiOC thin films
US12272546B2 (en) 2016-05-06 2025-04-08 Asm Ip Holding B.V. Formation of SiOC thin films
US10103152B2 (en) 2016-08-17 2018-10-16 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US11195845B2 (en) 2017-04-13 2021-12-07 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US10504901B2 (en) 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
US11158500B2 (en) 2017-05-05 2021-10-26 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
US11776807B2 (en) 2017-05-05 2023-10-03 ASM IP Holding, B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
US10991573B2 (en) 2017-12-04 2021-04-27 Asm Ip Holding B.V. Uniform deposition of SiOC on dielectric and metal surfaces
US12359315B2 (en) 2019-02-14 2025-07-15 Asm Ip Holding B.V. Deposition of oxides and nitrides
US12142479B2 (en) 2020-01-17 2024-11-12 Asm Ip Holding B.V. Formation of SiOCN thin films
US12341005B2 (en) 2020-01-17 2025-06-24 Asm Ip Holding B.V. Formation of SiCN thin films
US12354877B2 (en) 2020-06-24 2025-07-08 Asm Ip Holding B.V. Vapor deposition of films comprising molybdenum

Similar Documents

Publication Publication Date Title
JPH08264530A (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US6033584A (en) Process for reducing copper oxide during integrated circuit fabrication
US7799693B2 (en) Method for manufacturing a semiconductor device
US6949461B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure
US5144411A (en) Method and structure for providing improved insulation in vlsi and ulsi circuits
EP1570517B1 (en) A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US7145241B2 (en) Semiconductor device having a multilayer interconnection structure and fabrication process thereof
EP0496614A1 (en) Method for forming contact hole in process of manufacturing semiconductor device
US20040046260A1 (en) Plasma treatment for copper oxide reduction
EP0408216A2 (en) Method for processing wafers and producing semiconductor devices and apparatus for producing the same
US6159857A (en) Robust post Cu-CMP IMD process
US6268274B1 (en) Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
US20020009891A1 (en) Method for the etchback of a conductive material
JPH10125782A (en) Manufacturing method of semiconductor device
KR100259692B1 (en) Manufacturing method of semiconductor device with buried contact structure
US6812140B2 (en) Method for contact profile improvement
JPH11330047A (en) Etching apparatus and method thereof
US6548398B1 (en) Production method of semiconductor device and production device therefor
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JPH11288923A (en) Trench forming method and manufacture thereof
JPH08330424A (en) Semiconductor integrated circuit device, manufacturing method thereof, and manufacturing apparatus used therefor
JPH10233444A (en) Method for manufacturing semiconductor device
JP2000150481A (en) Etching device and manufacture of semiconductor device using the same
KR100497200B1 (en) Method of sputter etching and metal plug of semiconductor device formed by using the same
JP3402937B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020716