Proceedings 2000 International Conference on Computer Design
efficient implementation of modular exponentiation, i.e., the main building block of many public ... more efficient implementation of modular exponentiation, i.e., the main building block of many public key cryptographic devices, is achieved by algorithmic optimization of the Montgomery modular multiplication algorithm based on multiple precision such that pre-computation of N 0 ´ = -N 0 -1 mod W can be avoided. This can be attained by modifications of the multiplier used.
A method for storing data in a random access memory, and encryption and decryption apparatus
Die Erfindung betrifft ein Verfahren zur Speicherung von Daten in einem Wahlzugriffsspeicher und ... more Die Erfindung betrifft ein Verfahren zur Speicherung von Daten in einem Wahlzugriffsspeicher und eine Verschlusselungs- und Entschlusselungsvorrichtung. Das Verfahren zum Speichern von Daten in einem Wahlzugriffsspeicher, in dem Datenworte, die jeweils eine vorgegebene Anzahl Datenbits umfassen, abspeicherbar sind, sieht vor, dass vor der Speicherung eine Verschlusselung eines jeden Datenwortes erfolgt, indem aus jedem Datenwort oder einem aus dem Datenwort abgeleiteten Datenwort durch eineindeutiges Permutieren der einzelnen Datenbits unter Verwendung eines ersten Permutationsschlussels ein permutiertes Datenwort mit einer vorgegebenen Anzahl Datenbits erzeugt wird.
Kurzfassung: In diesem Beitrag wird eine umfassende Bibliothek mit arithmetischen und kryptograph... more Kurzfassung: In diesem Beitrag wird eine umfassende Bibliothek mit arithmetischen und kryptographischen Funktionen vorgestellt. Diese Bibliothek wurde in VHDL entwickelt und unterstutzt sowohl Langzahlarithmetik als auch Multiple Precision Arithmetic (MPA). Dadurch eignet sich die Bibliothek insbesondere zur simulatorunabhangigen Simulation und Verifikation kryptographischer Prozessoren, die auf Langzahlarithmetik beruhen. Des weiteren wurde mit Hilfe der Performance Messung die Bibliothek auf ihre Ausfuhrungszeit hin optimiert.
A Design Flow for 12.8 GBit/s Triple DES using Dynamic Logic and Standard Synthesis Tools
In this paper, we propose a 12.8Gbit/s Triple DES processor using 0.6um/5V AMS. A conventional st... more In this paper, we propose a 12.8Gbit/s Triple DES processor using 0.6um/5V AMS. A conventional static CMOS implementation cannot fulfill the requirements of high throughput digital designs. In contrast, dynamic logic has the principle advantage of speeding-up logic designs. In particular True Single Phase Clock (TSPC) Logic shows a robust cell characteristic, and therefore a standard cell implementation using TSPC
Proceedings of the 1999 ACM/SIGDA seventh international symposium on Field programmable gate arrays - FPGA '99, 1999
This poster presents some design issues in the development of a JAVA-processor according SUN's Ja... more This poster presents some design issues in the development of a JAVA-processor according SUN's JavaCard 2.0 API for use in small embedded applications which could be realized with FPGAs. We employed this API because threads and garbage collection are not defined within this specification which leads to small area requirements. As our current solution is microcode-based we demonstrate that the footprint of the Java-processor can be reduced when using loosely coupled state machines (a microcode-sequencer and three slave state machines). Each slave state machine can HALT the microcode-sequencer while itself is still running. Furthermore we discuss some architecture details on implementing the stack on such systems as Java machine implementations are stack-based computer architectures.
Proceedings 2001 IEEE International Conference on Computer Design: VLSI in Computers and Processors. ICCD 2001
In 1987 Sedlak proposed a modulo multiplication algorithm which is suitable for smart card implem... more In 1987 Sedlak proposed a modulo multiplication algorithm which is suitable for smart card implementation due to it's low latency time. It is based on ZDN (zwei_drittel_N) arithmetic using an interleaved serial multiplication and reduction to calculate the product P=AB mod M. It can be shown that the maximum average reduction rate is theoretically limited to 3 bit/operation. In this paper we propose a modified left-to-right signed digit (SD)-recoding algorithm to receive an average shift of 4.5 bit/operation. Based on the presented ideas we also propose a modified reduction algorithm giving an average reduction rate of 4.5 bit/operation, too. The speed up of our algorithms compared with the original algorithm is therefore 50 %.
ETFA 2001. 8th International Conference on Emerging Technologies and Factory Automation. Proceedings (Cat. No.01TH8597)
− − − − This article describes the current work to extend the Java processor Java Silicon Machine... more − − − − This article describes the current work to extend the Java processor Java Silicon Machine (JSM) for usage in embedded systems. The JSM is a JavaCard processor supporting all JavaCard bytecodes. The JSM is a fully synthesizable 32bit processor soft core with a very small footprint. The capability of it's integration in small embedded and automation systems is outlined. Special target platform is the SmartDev system which consists of a Java core interfacing to a wide variety of peripherals. SmartDev is intended to be used in mobile embedded systems for administrational, controlling and measurement purposes. I.
In 1996, about 600 million IC-cards were manufactured worldwide. Due to very small die sizes (max... more In 1996, about 600 million IC-cards were manufactured worldwide. Due to very small die sizes (max. 25 mm 2) smartcards encounter more severe restrictions than conventional coprocessors. In this paper we study coprocessor architectures for very fast but area efficient modular exponentiation (FME) based on Montgomery multiplication. For assessment purposes we developed an evaluation board containing a 8051-microprocessor, a XILINX FPGA and RAM with variable bus width (8b to 32b). We evaluated these architectures in terms of the main design parameters to ease design decisions for smartcards in arbitrary technologies.
Java für Embedded Systems n PC-basiertes System miniJava Ø 80386 und höher Ø Basis: JVM Kaffe von... more Java für Embedded Systems n PC-basiertes System miniJava Ø 80386 und höher Ø Basis: JVM Kaffe von Transvirtual n mikrocontroller-basiert Ø Testplattform für Smartcard und Prozessor JavaCard-Umgebung Ø zu Testzwecken compilierbar mit jedem ANSI-C-Compiler
We describe the current work to extend our Java processor Java Silicon Machine (JSM) for embedded... more We describe the current work to extend our Java processor Java Silicon Machine (JSM) for embedded system applications. The JSM is a Javacard processor supporting all Javacard bytecodes. The JSM is a fully synthesizable 32bit processor soft core with a very small footprint. The processor requires 20 percent of a Xilinx Virtex 1000E FPGA area.
Mobile Sicherheit durch effiziente Public-Key-Verschlüsselung
Public-Key-Kryptographie, insbesondere das RSA-Verfahren, spielt heute in fast allen wichtigen öf... more Public-Key-Kryptographie, insbesondere das RSA-Verfahren, spielt heute in fast allen wichtigen öffentlichen Transaktionen bei Identifizierung, Authentifizierung und Digitaler Signatur an Bankautomaten, Handys oder auch bei der seit kurzem eingeführten Möglichkeit zur elektronischen Steuererklärung (E.L.S.T.E.R), eine entscheidende Rolle.. Wir zeigen in diesem Beitrag, wie Public-Key-Kryptographie durch algorithmische Optimierungen in effiziente Hardware-Implementierungen überführt werden kann. Erst durch den Einsatz dedizierter Hardware wird eine minimale Verzögerungszeit garantiert und die Benutzung für den Anwender transparent.
HW/SW-Codesign ressourcenminimaler Systeme, Teil 1 Eine Simulations und Online Debugumgebung
Im vorliegenden Beitrag wird eine Simulations- und Testumgebung für die Softwareentwicklung spezi... more Im vorliegenden Beitrag wird eine Simulations- und Testumgebung für die Softwareentwicklung speziell kleiner 4 bis 8 Bit Mikroprozessoren beschrieben, die in Bezug auf die Leistungsmerkmale dem Standard moderner Entwicklungstools entspricht. Ein leistungsstarkes Merkmal der vorgestellten Entwicklungsumgebung ist die Fähigkeit, sowohl im Simulations- als auch im Online Debugmodus zu laufen. Die Architektur und die verwendeten Technologien zur Realisierung dieser Entwicklungsumgebung ermöglichen außerdem eine schnelle Anpassung an verschiedene Mikroprozessorarchitekturen.
JSM-Ein Java Prozessor für eingebettete Systeme: Aufbau, Implementierung …
Ein Prozessor, der objektorientierte Eigenschaften durch seine Hardware unterstützt, unterscheide... more Ein Prozessor, der objektorientierte Eigenschaften durch seine Hardware unterstützt, unterscheidet sich wesentlich von einem Universalprozessor. In diesem Beitrag wird der Aufbau, die Implementierung und das Rapid-Prototyping des am Institut MD entwickelten Java-Prozessor JSM ...
Integrated Services Digital Network (ISDN) is a de facto worldwide standard for wired digital tel... more Integrated Services Digital Network (ISDN) is a de facto worldwide standard for wired digital telephony. Since ISDN was developed in 1984 as a public network it does not support modern sophisticated fraud detection systems. Indeed most current installations of ISDN are incapable of supporting encrypted transmission. Securing user information is therefore normally done outside the ISDN communication environment. In this paper we present our experience in using reconfigurable logic for securing existing ISDN devices against intruders in point to point communication.
Uploads
Papers by Hagen Ploog